用于实现可扩展性的多芯片触摸架构制造技术

本发明专利技术公开了一种实现可扩展性的多芯片触摸架构，该多芯片触摸架构可以包括一个或多个触摸控制器专用集成电路(ASIC)，以及耦接在一个或多个触摸控制器ASIC与触摸传感器面板之间的一个或多个切换电路。触摸控制器ASIC和切换电路的数量可以基于触摸传感器面板的尺寸来缩放。触摸控制器ASIC可以包括用于触摸控制器ASIC之间的数据传输的接口，以允许并行处理多于一个触摸控制器ASIC的触摸图像。触摸控制器ASIC还可以包括可由多于一个处理电路(例如，硬件加速器)直接访问的存储器，以及用于动态调整存储器的部分(例如，存储器组)与一个或多个处理电路的输入之间的耦接，以最小化数据传输并提高处理速度的电路。

Multi chip touch architecture for extensibility

The invention discloses a method for realizing scalable multi chip architecture of touch, touch the multi chip architecture can include one or more touch controller ASIC (ASIC), and the coupling between one or more touch controller ASIC and a touch sensor panel of one or more switching circuit. The number of the touch controller ASIC and the switching circuit can be zoomed based on the size of the touch sensor panel. The touch controller ASIC can include an interface for data transmission between touch controller ASIC, so that parallel processing can be more than touch touch ASIC of one touch controller. Touch controller ASIC can also be included by more than one processing circuit (e.g., hardware accelerator) direct memory access, as well as for the dynamic adjustment of portions of the memory (e.g., memory group) and one or more input processing circuit coupled to the small data transmission and improve the processing speed of the circuit.

【技术实现步骤摘要】
【国外来华专利技术】用于实现可扩展性的多芯片触摸架构相关申请的交叉引用本专利申请要求2015年3月10日提交的美国临时专利申请62/131,242和2016年1月11日提交的美国专利申请14/993,017的权益，这些专利申请的全部公开内容以引用方式并入本文以用于所有目的。
本专利申请通常涉及触敏设备，更具体地讲，涉及多处理器触摸控制器架构。
技术介绍
当前很多类型的输入设备可用于在计算系统中执行操作，诸如按钮或按键、鼠标、轨迹球、触控板、操纵杆、触摸传感器面板、触摸屏等等。具体地讲，触摸屏因其在操作方面的简便性和灵活性以及其不断下降的价格而变得越来越受欢迎。触摸屏可包括触摸传感器面板和显示设备诸如液晶显示器(LCD)，该触摸传感器面板可以是具有触敏表面的透明面板，该显示设备可部分地或完全地被定位在面板的后面，使得触敏表面可覆盖显示设备的可视区域的至少一部分。触摸屏可允许用户通过使用手指、触笔或其他对象在由显示设备所显示的用户界面(UI)常常指示的位置处触摸触摸传感器面板来执行各种功能。一般来讲，触摸屏可识别触摸和触摸在触摸传感器面板上的位置，并且计算系统然后可根据触摸发生时出现的显示内容来解释触摸，并且然后可基于触摸来执行一个或多个动作。就一些触摸感测系统而言，检测触摸不需要显示器上的物理触摸。例如，在一些电容式触摸感测系统中，用于检测触摸的边缘电场可能会延伸超过显示器的表面，并且接近表面的对象可能被检测出在表面附近而无需实际接触表面。随着触摸屏的尺寸和所在设备平台的不同，现有的触摸控制器架构可能不适合用于实现可扩展性。
技术实现思路
本专利技术涉及用于实现可扩展性的多芯片触摸架构。触敏设备可包括触摸传感器面板、一个或多个触摸控制器专用集成电路(ASIC)以及耦接在一个或多个触摸控制器ASIC与触摸传感器面板之间的一个或多个切换电路(例如，ASIC)。每个触摸控制器ASIC可以耦接到一个或多个切换电路。触摸控制器ASIC和切换电路的数量可以基于触摸传感器面板的尺寸来缩放。触摸控制器ASIC可包括接口，该接口包括一个或多个端口以彼此通信并在触摸控制器ASIC之间传输触摸数据。触摸控制器ASIC可以菊花链配置耦接在一起，并且在一些示例中以环形配置耦接在一起。触摸数据可以在触摸控制器ASIC之间传输，以允许每个触摸控制器ASIC存储表示触摸传感器面板的触摸图像的触摸数据。触摸控制器ASIC可以使用包括芯片标识符、扫描步骤、扫描类型和接收信道号的信息来从来自一个或多个触摸控制器ASIC的触摸数据适当地生成触摸图像。存储表示触摸传感器面板的触摸图像的触摸数据可以允许由多于一个的触摸控制器ASIC对触摸图像进行并行处理。触摸控制器ASIC可包括具有一个或多个接收信道的接收部分、传输部分和面板扫描引擎。触摸控制器ASIC还可包括存储器，该存储器被配置为存储来自接收部分和一个或多个处理电路的触摸数据。存储器可包括一个或多个访问端口。一个或多个处理电路可以直接访问存储器，并处理存储在存储器中的触摸数据以提高处理速度。触摸控制器ASIC还可包括电路，该电路用于动态调整存储器的部分(例如，存储器组)与一个或多个处理电路的输入端之间的耦接，以使数据传输最小化并提高处理速度。一个或多个处理电路可包括一个或多个硬件加速器，以进一步提高处理速度。硬件加速器可以处理表示触摸图像的二维触摸数据，以识别一个或多个触摸事件并执行质心计算。触摸处理信息可用于更新触摸控制器ASIC与触摸传感器面板之间的耦接。硬件加速器可用于执行触摸处理所需的各种算法。触摸控制器ASIC还可包括扫描定序器。扫描定序器可以解码和/或处理从主处理器接收的同步信号，以对扫描操作的适当执行进行定序。同步信号可用于识别具有最小干扰的时间段以执行扫描操作(例如，帧内暂停)。扫描定序器可以生成信号以重新编程或调整一个或多个切换电路的耦接。扫描定序器也可以基于触摸处理结果来中止一个或多个计划扫描的执行。附图说明图1A至图1D示出了根据本公开的示例的示例性系统，该示例性系统可包括多处理器触摸控制器架构以实现触摸感测操作。图2示出了根据本公开的示例的示例性计算系统，该示例性计算系统可包括多个触摸控制器电路以实现触摸感测操作。图3示出了根据本公开的示例的示例性触摸屏，该示例性触摸屏包括被配置有驱动线和感测线的触摸传感器面板。图4示出了根据本公开的示例的示例性触摸屏，该示例性触摸屏包括被配置有自电容电极的触摸传感器面板。图5示出了根据本公开的示例的用于多处理器触摸控制器电路架构的示例性框图。图6示出了根据本公开的示例的存储器和多个处理器的示例性配置。图7示出了根据本公开的示例的用于提高触摸数据处理速度的示例性框图。图8示出了根据本公开的示例的用于改善触摸检测和处理的另一个示例性框图。图9示出了根据本公开的示例的用于将存储器耦接到一个或多个硬件加速器的示例性框图。图10示出了根据本公开的示例的实现图像缩放和基线减法算法的硬件加速器的示例性框图。图11示出了根据本公开的示例的实现阈值处理和标记算法的硬件加速器的示例性框图。图12示出了根据本公开的示例的实现图像扩散算法的硬件加速器的示例性框图。图13示出了根据本公开的示例的硬件加速器的示例性框图，该硬件加速器实现用于在量值和相位表示与同相和正交表示之间转换的算法。图14示出了根据本公开的示例的包括两个触摸控制器电路的示例性触摸感测系统。图15示出了根据本公开的示例的包括三个触摸控制器电路的示例性触摸感测系统。图16示出了根据本公开的示例的包括四个触摸控制器电路的示例性触摸感测系统。图17示出了根据本公开的示例的用于对扫描操作进行定序的示例性计算系统。图18示出了根据本公开的示例的显示帧中的帧内暂停和同步信号的示例性时序图。图19示出了根据本公开的示例的在显示周期期间可由扫描定序器控制的扫描操作的示例。图20示出了根据本公开的示例的物理触摸传感器面板电极和存储器位置之间的映射的示例性表示。图21A至图21E示出了根据本公开的示例的用于互电容扫描的示例性映射操作。图22A至图22E示出了根据本公开的示例的用于自电容扫描的示例性映射操作。具体实施方式在以下对示例的描述中将参考形成以下描述的一部分的附图并且在附图中以举例的方式示出了可被实施的具体示例。应当理解，在不脱离所公开的示例的范围的情况下，可使用其他示例并且可进行结构性变更。本专利技术涉及用于实现可扩展性的多芯片触摸架构。触敏设备可包括触摸传感器面板、一个或多个触摸控制器专用集成电路(ASIC)以及耦接在一个或多个触摸控制器ASIC与触摸传感器面板之间的一个或多个切换电路。每个触摸控制器ASIC可以耦接到一个或多个切换电路。触摸控制器ASIC和切换电路的数量可以基于触摸传感器面板的尺寸来缩放。触摸控制器ASIC可包括接口，该接口包括一个或多个端口以彼此通信并在触摸控制器ASIC之间传输触摸数据。触摸控制器ASIC可以菊花链配置耦接在一起，并且在一些示例中以环形配置耦接在一起。触摸数据可以在触摸控制器ASIC之间传输，以允许每个触摸控制器ASIC存储表示触摸传感器面板的触摸图像的触摸数据。触摸控制器ASIC可以使用包括芯片标识符、扫描步骤、扫描类型和接收信道号的信息，以从来自一个或多个触摸控制器ASIC的触本文档来自技高网...

【技术保护点】
一种集成电路，包括：接收部分，所述接收部分包括被配置为从感测操作接收信号的多个接收信道；存储器，所述存储器被配置为基于来自所述接收部分的所述信号来存储数据；和多个处理电路，其中所述多个处理电路中的至少两个处理电路被配置为直接访问所述存储器，并且所述多个处理电路中的一个或多个处理电路被配置为处理存储在所述存储器中的所述数据。

【技术特征摘要】
【国外来华专利技术】2015.03.10 US 62/131,242;2016.01.11 US 14/993,0171.一种集成电路，包括：接收部分，所述接收部分包括被配置为从感测操作接收信号的多个接收信道；存储器，所述存储器被配置为基于来自所述接收部分的所述信号来存储数据；和多个处理电路，其中所述多个处理电路中的至少两个处理电路被配置为直接访问所述存储器，并且所述多个处理电路中的一个或多个处理电路被配置为处理存储在所述存储器中的所述数据。2.根据权利要求1所述的集成电路，还包括耦接在所述存储器和所述多个处理电路中的至少一个处理电路之间的切换单元，其中所述切换单元被配置为将所述存储器的一个或多个存储器组动态地耦接到所述多个处理电路中的所述一个或多个处理电路的一个或多个输入或一个或多个输出。3.根据权利要求2所述的集成电路，其中所述切换单元耦接在所述存储器和至少一个硬件加速器之间，并且所述切换单元被配置为将所述存储器的一个或多个存储器组动态地耦接到所述至少一个硬件加速器电路的一个或多个输入或一个或多个输出。4.根据权利要求1所述的集成电路，其中所述存储器包括多个访问端口，所述访问端口用于由所述多个处理电路中的一个或多个处理电路同时直接访问所述存储器。5.根据权利要求1所述的集成电路，其中所述多个处理电路包括被配置为处理存储在所述存储器中的所述数据的一个或多个硬件加速器。6.根据权利要求1所述的集成电路，其中所述多个处理电路中的至少一个处理电路被配置为将所述多个处理电路中的所述一个或多个处理电路对存储在所述存储器中的所述数据的处理进行定序。7.根据权利要求6所述的集成电路，其中将对存储在所述存储器中的所述数据的处理进行定序包括在所述多个处理电路中的所述一个或多个处理电路之间分配一个或多个算法的处理。8.根据权利要求5所述的集成电路，其中所述一个或多个硬件加速器包括第一硬件加速器，所述第一硬件加速器用于执行以下各项中的一者或多者：换算存储在所述存储器中的所述数据；从存储在所述存储器中的所述数据减去基线量；以及为存储在所述存储器中的所述数据加上或减去偏移量。9.根据权利要求5所述的集成电路，其中所述一个或多个硬件加速器包括第一硬件加速器，所述第一硬件加速器用于生成信号高于第一阈值且小于第二阈值的像素位置的映射。10.根据权利要求5所述的集成电路，其中所述一个或多个硬件加速器包括用于执行图像扩散算法的第一硬件加速器。11.根据权利要求5所述的集成电路，其中所述一个或多个硬件加速器包括第一硬件加速器，所述第一硬件加速器被配置为将由幅度分量和相位分量表示的数据转换成由同相分量和正交分量表示的数据，或者将由所述同相分量和所述正交分量表示的数据转换成由所述幅度分量和所述相位分量表示的数据。12.根据权利要求1所述的集成电路，还包括与一个或多个端口的接口，所述接口用于将第一触摸信号传输到另一集成电路或从所述另一集成电路接收第二触摸信号。13.根据权利要求1所述的集成电路，其中所述多个处理电路中的至少一个处理电路被配置为基于与由接收部分接收的所述信号或存储在所述存储器中的所述数据相关联的一个或多个参数来从所述信号或所述数据生成触摸图像，所述参数包...

【专利技术属性】
技术研发人员：S·沙帕尼阿，V·潘特，C·H·克拉，
申请(专利权)人：苹果公司，
类型：发明
国别省市：美国,US