梯形程序分析装置制造方法及图纸

本发明专利技术提供一种梯形程序分析装置，其可提示用于提高梯形程序的执行效率的信息。该梯形程序分析装置具有梯形程序分析部和梯形程序分析结果显示部。所述梯形程序分析部对包含多个梯形电路的梯形程序进行分析，并生成执行顺序信号表，该执行顺序信号表是将梯形电路的执行顺序、表示输入至梯形电路的信号的参照信号、表示梯形电路输出的信号的更新信号对应起来的表。所述梯形程序分析结果显示部基于执行顺序信号表，对2个梯形电路的执行顺序、参照信号、更新信号进行比较，来判定有无可改善执行效率的梯形电路，并显示判定结果。

【技术实现步骤摘要】
梯形程序分析装置
本专利技术涉及一种梯形程序分析装置，尤其涉及一种可提示用于提高梯形程序的执行效率的信息的梯形程序分析装置。
技术介绍
梯形程序依次且以一定周期重复执行预先生成的梯形电路。通常，在生成梯形程序的过程中，考虑信号的参照关系来决定梯形电路的顺序，以便通过一次的执行尽可能高效地更新信号状态。作为使梯形程序的生成效率化的技术，在日本特开平05-189012号公报中记载了使用预先部件化的梯形电路自动生成梯形程序的编程装置。在日本专利第3666507号中记载了向梯形中使用的触点输出信号的可自动生成测试输入用梯形程序的模拟辅助工具。在日本专利第4922684号中记载了基于时序图自动生成梯形程序的程序编辑装置。然而，上述文献均不属于改善缘于梯形电路的排列顺序的梯形程序的执行效率。例如，图1所示的梯形程序中，执行一次程序即结束A的信号状态输出至C的处理。另一方面，图2所示的梯形程序中，使A的信号状态输出至C为止，需要执行两次程序。此时，图1的梯形程序的更新时间较短，且执行效率高。换言之，图2的梯形程序的更新时间较长，且执行效率低。有时也会故意构建更新时间长的梯形电路，但大部分梯形程序被设计为执行效率更高。通常，在梯形程序大的情况下，或包括子程序等地结构了程序情况下等，难以确认信号的参照关系，因而难以判断梯形程序的执行效率。亦即，即使梯形电路以执行效率高到低的顺序排列，用户也很难意识到这一点。因此，用户需要通过执行梯形程序，对梯形电路更新的信号进行采样，确认信号在所企图的定时变化等，手动发现可改善梯形电路的排列顺序之处。
技术实现思路
本专利技术是为解决这种问题而提出的，其目的在于提供一种可提示用于提高梯形程序的执行效率的信息的梯形程序分析装置。本专利技术的一实施方式所涉及的梯形程序分析装置，其特征在于，具有：梯形程序分析部，其对包含多个梯形电路的梯形程序进行分析，并生成执行顺序信号表，该执行顺序信号表是将所述梯形电路的执行顺序、表示输入至所述梯形电路的信号的参照信号、表示所述梯形电路输出的信号的更新信号对应起来的表；以及梯形程序分析结果显示部，其基于所述执行顺序信号表，对2个所述梯形电路的所述执行顺序、所述参照信号、所述更新信号进行比较，来判定有无可改善执行效率的所述梯形电路，并显示所述判定结果。其他实施方式所涉及的梯形程序分析装置，其特征在于，所述梯形程序分析结果显示部至少变更被判定为可改善执行效率的所述梯形电路的显示形式，来显示所述判定结果。其他实施方式所涉及的梯形程序分析装置，其特征在于，具有：梯形程序分析部，其对包含多个梯形电路的梯形程序进行分析，并生成执行顺序信号表，该执行顺序信号表是将所述梯形电路的执行顺序、表示输入至所述梯形电路的信号的参照信号、表示所述梯形电路输出的信号的更新信号对应起来的表；以及梯形程序排序部，其基于所述执行顺序信号表，对多个所述梯形电路的所述执行顺序、所述参照信号、所述更新信号进行比较，来决定可改善所述梯形程序的执行效率的所述梯形电路的执行顺序。根据本专利技术，可以提供一种可提示用于提高梯形程序的执行效率的信息的梯形程序分析装置。附图说明根据参照附图的以下实施例的说明，使本专利技术的上述以及其他目的和特征变得更加明确。图1是用于说明本专利技术的课题的图。图2是用于说明本专利技术的课题的图。图3是表示梯形程序的示例的图。图4是表示执行顺序信号表120的示例的图。图5是表示梯形程序分析结果显示部130的输出示例的图。图6是表示梯形程序分析结果显示部130的输出示例的图。图7是表示梯形程序分析结果显示部130的输出示例的图。图8是表示梯形程序排序部140的动作示例的图。图9是表示梯形程序排序部140的动作示例的图。图10是表示梯形程序排序部140的动作示例的图。图11是表示梯形程序排序部140的动作示例的图。图12是表示梯形程序排序部140的动作示例的图。图13是表示梯形程序排序部140的动作示例的图。图14是表示梯形程序排序部140的动作示例的图。图15是表示梯形程序排序部140的动作示例的图。图16是表示梯形程序排序部140的动作示例的图。图17是表示梯形程序排序部140的动作示例的图。图18是表示梯形程序分析部110的执行顺序信号表生成处理的示例的图。图19A是表示梯形程序分析结果显示部130的梯形图显示处理的示例的图。图19B是表示梯形程序分析结果显示部130的梯形图显示处理的示例的图。图20是表示梯形程序排序部140的排序处理的示例的图。图21是表示删除梯形程序排序部140的未更新的参照信号的处理的示例的图。图22A是表示梯形程序排序部140的执行顺序表生成处理的示例的图。图22B是表示梯形程序排序部140的执行顺序表生成处理的示例的图。图23A是表示梯形程序排序部140的参照信号的删除处理的示例的图。图23B是表示梯形程序排序部140的参照信号的删除处理的示例的图。图24是表示本专利技术的实施方式1所涉及的梯形程序分析装置100的结构的图。图25是表示本专利技术的实施方式2所涉及的梯形程序分析装置100的结构的图。具体实施方式首先，对本专利技术的概要进行说明。本专利技术的特征在于分析梯形程序的执行效率的方法，本专利技术的实施方式中，将该分析结果的两个利用方法一并公开。首先，作为实施方式1，公开一种利用分析梯形程序而得的结果在梯形图中显示关于梯形程序的执行效率低的部分的信息的方法。例如，对于高效地处理信号的触点用蓝色显示，对于效率低的触点用红色显示等。接下来，作为实施方式2，公开一种对于任意范围的梯形程序，自动对梯形电路进行排序以便成为效率高的执行顺序的方法。<实施方式1>作为实施方式1，对分析梯形程序的执行效率，并可以在梯形图中至少显示执行效率低的部分的信息的梯形程序分析装置100进行说明。利用图24的框图，对梯形程序分析装置100的结构进行说明。梯形程序分析装置100包括：梯形程序分析部110、执行顺序信号表120以及梯形程序分析结果显示部130。此外，典型地，梯形程序分析装置100是具备中央处理装置、存储装置以及输入输出装置，并通过中央处理装置执行存储于存储装置中的程序来实现预定功能的信息处理装置。梯形程序分析部110分析梯形程序中梯形电路的排列顺序来生成执行顺序信号表120，并基于执行顺序信号表120进行评价执行效率的处理。执行顺序信号表120是一种执行梯形程序时表示以何种顺序执行梯形电路的表。典型地，在未图示的存储装置中的存储区域内生成执行顺序信号表120。如图3所示，通常，梯形程序包括多个程序(主程序、从主程序或子程序调用的一个以上的子程序)。各程序包括一个以上的由梯形电路构成的网(net)。各网被赋予编号，并以编号的升序依次执行。图4是分析图3所示的梯形程序而生成的执行顺序信号表120。梯形程序分析部110对梯形程序按照梯形电路的执行顺序从开头至终端依次对各网进行分析。梯形程序分析部110将各网的位置信息、参照信号、更新信号登记到执行顺序信号表120中。这里，位置信息包括该网所属的程序名和网的位置。但是，当梯形程序由一个程序构成时，可以不包括程序名。所谓的参照信号，是在该网被参照的信号的名称。所谓的更新信号，是在该网被更新的信号的名称。梯形程序分析结果显示部130参照执行顺序本文档来自技高网...

【技术保护点】
一种梯形程序分析装置，其特征在于，具有：梯形程序分析部，其对包含多个梯形电路的梯形程序进行分析，并生成执行顺序信号表，该执行顺序信号表是将所述梯形电路的执行顺序、表示输入至所述梯形电路的信号的参照信号、表示所述梯形电路输出的信号的更新信号对应起来的表；以及梯形程序分析结果显示部，其基于所述执行顺序信号表，对2个所述梯形电路的所述执行顺序、所述参照信号、所述更新信号进行比较，来判定有无可改善执行效率的所述梯形电路，并显示所述判定结果。

【技术特征摘要】
2016.05.19 JP 2016-1005781.一种梯形程序分析装置，其特征在于，具有：梯形程序分析部，其对包含多个梯形电路的梯形程序进行分析，并生成执行顺序信号表，该执行顺序信号表是将所述梯形电路的执行顺序、表示输入至所述梯形电路的信号的参照信号、表示所述梯形电路输出的信号的更新信号对应起来的表；以及梯形程序分析结果显示部，其基于所述执行顺序信号表，对2个所述梯形电路的所述执行顺序、所述参照信号、所述更新信号进行比较，来判定有无可改善执行效率的所述梯形电路，并显示所述判定结果。2.根据权利要求1所述的...

【专利技术属性】
技术研发人员：松尾敏幸，望月充，
申请(专利权)人：发那科株式会社，
类型：发明
国别省市：日本,JP