数据行消隐区的处理方法以及装置制造方法及图纸

本发明专利技术提供了一种数据行消隐区的处理方法以及装置，该方法包括：处理模块获取模数转换器输出的所述数据并进行解析，得到包括有效信号以及实际行消隐区长度的解析信号，判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配，若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。运用该方法能解决模数转换器对输入的多路模拟视频信号进行处理后，输出的数字视频信号的行消隐区长度一直跳变，导致后端编码芯片无法编码或者编码不正确出现亮条纹的问题。

Method and device for processing data line blanking area

The invention provides a data processing method for blanking zone and device, the method includes: processing module to obtain the ADC output of the data and analysis, including the effective signal and the actual signal analytical line blanking zone length, the standard for judging the actual line blanking zone and the length of pre acquisition with the data corresponding to the length, whether hidden, if not, the adjustment of the effective signal, in order to make the actual line to determine the blanking zone length and the standard line blanking zone length matching. This method can solve the analog multi-channel video signal input and output of the analog to digital converter, and the length of the hidden line of the digital video signal has been jumping, which leads to the problem that the back-end encoding chip can not encode or encode the bright fringe.

【技术实现步骤摘要】
数据行消隐区的处理方法以及装置
本专利技术涉及数据处理领域，具体而言，涉及一种数据行消隐区的处理方法以及装置。
技术介绍
能同时处理多路模拟视频信息号的AD(模数转换器)芯片的处理时钟由其内部的晶振决定，是一个固定值。模数转换器芯片在对多路模拟视频信号进行处理时，由于模拟视频信号的自带时钟信号与模数转换器芯片的处理时钟信号不一致，常常会导致模数转换器芯片输出得到的数字视频信号的行消隐区长度一直跳变，从而导致后端编码芯片无法编码或者编码不正确出现亮条纹。
技术实现思路
有鉴于此，本专利技术实施例的目的在于提供一种数据行消隐区的处理方法以及装置，以解决模数转换器对输入的非标准模拟视频信号进行处理后，输出的数字视频信号的行消隐区长度一直跳变，导致后端编码芯片无法编码或者编码不正确出现亮条纹的问题。第一方面，本专利技术实施例提供了一种数据行消隐区的处理方法，所述方法包括：处理模块获取模数转换器输出的数据；解析所述数据，得到解析信号，所述解析信号包括实际行消隐区长度以及表征行消隐区数据有效性的有效信号；判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配，若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。第二方面，本专利技术实施例提供了一种数据行消隐区的处理装置，所述装置包括：获取单元，用于获取模有效信号以及实际行消隐区长度的解析信号；判断单元，用于判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配；判断执行单元，用于所述判断单元判断否时，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。与现有技术相比，本专利技术各实施例提出的数据行消隐区的处理方法以及装置的有益效果是：处理模块获取并解析模数转换器输出的数据，得到包括有效信号以及实际行消隐区长度的解析信号，通过将所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度进行比对，判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否一致，若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配，保证了从出来模块输出的数据的行消隐区长度在输入后端编码芯片前达到标准的长度，避免后端编码芯片无法编码或者编码不正确出现亮条纹的现象。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本专利技术实施例提供的处理模块的结构框图；图2为本专利技术第一实施例提供的数据行消隐区的处理方法的流程图；图3为本专利技术第一实施例提供的数据行消隐区的处理方法中一种有效信号的调整示意图；图4为本专利技术第一实施例提供的数据行消隐区的处理方法中另一种有效信号的调整示意图；图5为本专利技术第一实施例提供的数据行消隐区的处理方法中数据的时序图；图6为本专利技术第二实施例提供的数据行消隐区的处理装置的结构框图。具体实施方式下面将结合本专利技术实施例中附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本专利技术实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本专利技术的实施例的详细描述并非旨在限制要求保护的本专利技术的范围，而是仅仅表示本专利技术的选定实施例。基于本专利技术的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本专利技术的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。如图1所示，是所述处理模块100的方框示意图。所述处理模块100可以是Horizontalblankingprotect模块，用于获取AD芯片输出的数字信号，并对数字信号进行处理，将处理后的信号输出到后端编码模块。其中，所述处理模块100可以包括：数据行消隐区的处理装置、存储器110、存储控制器120、处理器130、外设接口140。所述存储器110、存储控制器120、处理器130、外设接口140各元件相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。所述数据行消隐区的处理装置包括至少一个可以软件或固件(firmware)的形式存储于所述存储器110中或固化在客户端设备的操作系统(operatingsystem，OS)中的软件功能模块。所述处理器130用于执行存储器110中存储的可执行模块，例如所述数据行消隐区的处理装置包括的软件功能模块或计算机程序。其中，存储器110可以是，但不限于，随机存取存储器(RandomAccessMemory，RAM)，只读存储器(ReadOnlyMemory，ROM)，可编程只读存储器(ProgrammableRead-OnlyMemory，PROM)，可擦除只读存储器(ErasableProgrammableRead-OnlyMemory，EPROM)，电可擦除只读存储器(ElectricErasableProgrammableRead-OnlyMemory，EEPROM)等。其中，存储器110用于存储程序，所述处理器130在接收到执行指令后，执行所述程序，前述本专利技术实施例任一实施例揭示的流程定义的处理模块100所执行的方法可以应用于处理器130中，或者由处理器130实现。处理器130可能是一种集成电路芯片，具有信号的处理能力。上述的处理器130可以是通用处理器，包括中央处理器(CentralProcessingUnit，简称CPU)、网络处理器(NetworkProcessor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本专利技术实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。所述外设接口140将各种输入/输出装置耦合至处理器130以及存储器110。在一些实施例中，外设接口140，处理器130以及存储控制器120可以在单个芯片中实现。在其他一些实例中，他们可以分别由独立的芯片实现。第一实施例请参照图2，图2是本专利技术第一实施例提供的一种数据行消隐区的处理方法的流程图，所述方法应用于处理模块。下面将对图2所示的流程进行详细阐述，所述方法包括：步骤S110：处理模块获取模数转换器输出的所述数据。其中，所述数据可以为多路模拟视频信号，该信号在由AD进行模数转换时，得到的数字视频信号的行消隐区的长度可能会随着AD芯片的转换而一直产生跳变。步骤S120：解析所述数据，得到解析信号，所述解析信号包本文档来自技高网...

【技术保护点】
一种数据行消隐区的处理方法，其特征在于，所述方法包括：处理模块获取模数转换器输出的数据；解析所述数据，得到解析信号，所述解析信号包括实际行消隐区长度以及表征行消隐区数据有效性的有效信号；判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配，若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。

【技术特征摘要】
1.一种数据行消隐区的处理方法，其特征在于，所述方法包括：处理模块获取模数转换器输出的数据；解析所述数据，得到解析信号，所述解析信号包括实际行消隐区长度以及表征行消隐区数据有效性的有效信号；判断所述实际行消隐区长度与预先获取的与所述数据对应的标准行消隐区长度是否匹配，若否，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。2.根据权利要求1所述的方法，其特征在于，所述调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配，包括：所述处理模块获取所述实际行消隐区长度与所述标准行消隐区长度的差值；基于所述差值，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。3.根据权利要求2所述的方法，其特征在于，所述基于所述差值，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配，包括：若所述差值表征所述实际行消隐区长度比所述标准行消隐区长度多第一数值，所述处理模块将所述实际行消隐区长度对应的第一数值个处于高电平的所述有效信号的电平拉低，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。4.根据权利要求2所述的方法，其特征在于，所述基于所述差值，调整所述有效信号，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配，包括：若所述差值表征所述实际行消隐区长度比所述标准行消隐区长度少第一数值，所述处理模块将所述实际行消隐区长度对应的第一数值个处于低电平的所述有效信号的电平拉高，以使重新确定的实际行消隐区长度与所述标准行消隐区长度匹配。5.根据权利要求3或者4所述的方法，其特征在于，所述处理模块通过将改变所述有效信号的电平值，实现所述有效信号的电平的...

【专利技术属性】
技术研发人员：文浩，李俊，
申请(专利权)人：成都德芯数字科技股份有限公司，
类型：发明
国别省市：四川,51