一种数据运算方法、装置及一种数据运算卡制造方法及图纸

本发明专利技术公开了一种数据运算方法，包括接收并解析CPU发送的数据信息，所述数据信息至少包括源数据信息、运算类型信息和数据返回地址；根据所述数据信息中解析到的源数据和运算类型，计算得到返回数据；将所述返回数据存入所述数据信息中的数据返回地址中。由此可见，本发明专利技术实施例提供的数据运算方法通过DMA从内存中获取运算所需要的源数据和运算类型，将原本在CPU上完成的运算转移到加速卡上，运算完成后再通过DMA将结果写入CPU指定的地址中，降低了CPU的占有率，提高了系统的整体性能。本发明专利技术还公开了一种数据运算装置和一种数据运算卡，同样能达到上述技术效果。

A data operation method, device and data operation card

The invention discloses a data processing method comprises receiving data and information analysis of CPU transmission, the data information includes source data information, operation information and data return address; according to the source of data and computing the data type information to analysis, calculate the return data; the return data is stored in the the data of the data information in the return address. Thus, data calculation method provided by the embodiment of the invention to obtain source data and operation type operation required from memory through DMA, originally completed in CPU operation to accelerate the transfer card, operation is completed by DMA CPU writes the results to the specified address, reduce the CPU share, improve the performance of the whole system. The invention also discloses a data operation device and a data operation card, which can achieve the above technical effect.

【技术实现步骤摘要】
一种数据运算方法、装置及一种数据运算卡
本专利技术涉及存储
，更具体地说，涉及一种数据运算方法、装置及一种数据运算卡。
技术介绍
随着计算机科学技术的发展和应用领域的不断拓展，许多特定的应用领域对计算机的数据处理速度都有了越来越高的要求。存储系统(memorysystem)，是指计算机中由存放程序和数据的各种存储设备、控制部件及管理信息调度的设备(硬件)和算法(软件)所组成的系统。存储系统中，常常会涉及大块数据的运算问题。在现有技术中，CPU直接进行运算，由于数据量大、运算规模大，导致CPU的运算时间很长，占用CPU资源的时间较长，使得整个系统的性能下降。因此，如何降低CPU的占有率，提高系统性能是本领域技术人员需要解决的问题。
技术实现思路
本专利技术的目的在于提供一种数据运算方法、装置及一种数据运算卡，以降低CPU的占有率，提高系统性能。为实现上述目的，本专利技术实施例提供了如下技术方案：一种资源调度方法，包括：接收并解析CPU发送的数据信息，所述数据信息至少包括源数据信息、运算类型信息和数据返回地址；根据所述数据信息中解析到的源数据和运算类型，计算得到返回数据；将所述返回数据存入所述数据信息中的数据返回地址中。其中，所述接收并解析CPU发送的数据信息之后，还包括：将解析得到的源数据和运算类型存入DDR缓存中；根据所述数据信息中解析到的源数据和运算类型，计算得到返回数据之前，还包括：从所述DDR缓存中提取所述源数据和所述运算类型。其中，将所述返回数据存入所述数据信息中的数据返回地址中之后，还包括：将所述数据信息和运算完成标志写入输出FIFO。其中，还包括：在CPU查询到所述运算完成标志后，删除所述DDR缓存中的所述源数据和所述运算类型。其中，所述运算类型包括异或运算。为实现上述目的，本专利技术实施例提供了如下装置，包括：接收模块，用于接收并解析CPU发送的数据信息，所述数据信息至少包括源数据信息、运算类型信息和数据返回地址；计算模块，用于根据所述数据信息中解析到的源数据和运算类型，计算得到返回数据；返回模块，用于将所述返回数据存入所述数据信息中的数据返回地址中。其中，还包括：存储模块，用于将解析得到的源数据和运算类型存入DDR缓存中；提取模块，用于从所述DDR缓存中提取所述源数据和所述运算类型。其中，还包括：输出模块，用于将所述数据信息和运算完成标志写入输出FIFO。其中，还包括：删除模块，用于在CPU查询到所述运算完成标志后，删除所述DDR缓存中的所述源数据和所述运算类型。为实现上述目的，本专利技术实施例还提供了一种数据运算卡，包括：通信组件，用于接收并解析CPU发送的数据信息，所述数据信息至少包括源数据信息、运算类型信息和数据返回地址；FPGA部件，用于根据所述数据信息中解析到的源数据和运算类型，计算得到返回数据，并将所述返回数据存入所述数据信息中的数据返回地址中。通过以上方案可知，本专利技术实施例提供的数据运算方法，包括接收并解析CPU发送的数据信息，所述数据信息至少包括源数据信息、运算类型信息和数据返回地址；根据所述数据信息中解析到的源数据和运算类型，计算得到返回数据；将所述返回数据存入所述数据信息中的数据返回地址中。由此可见，本专利技术实施例提供的数据运算方法通过DMA从内存中获取运算所需要的源数据和运算类型，将原本在CPU上完成的运算转移到加速卡上，运算完成后再通过DMA将结果写入CPU指定的地址中，降低了CPU的占有率，提高了系统的整体性能。本专利技术实施例还提供了一种数据运算装置和一种数据运算卡，同样能达到上述技术效果。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例公开的一种数据运算方法的流程图；图2为本专利技术实施例公开的另一种数据运算方法的流程图；图3为本专利技术实施例公开的一种数据运算方法具体应用的流程图；图4为本专利技术实施例公开的一种数据运算装置的结构图；图5本专利技术实施例公开的一种数据运算卡的结构图；图6本专利技术实施例公开的另一种数据运算卡的结构图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例公开了一种数据运算方法，以降低CPU的占有率，提高系统性能。参见图1，本专利技术实施例提供的一种数据运算方法的流程图。如图1所示，包括：S101：接收并解析CPU发送的数据信息，所述数据信息至少包括源数据信息、运算类型信息和数据返回地址；所述数据信息中至少应该包括源数据信息和运算类型信息，以便完成运算，当然在特定运算类型的具体应用中，数据信息中没有特别指定运算类型，由于已经规定了运算类型和对应的法则，可以认为数据信息中已经包括了运算类型；所述数据信息中至少应该包括数据返回地址，以便将返回数据存入内存中对应的位置；所述数据信息中还可以包括数据长度，以便根据数据长度确定该运算的优先级。在具体实施中，CPU通过PCIE总线等通信组件向FPGA部件发送数据信息，输入FIFO接收到CPU发送的数据信息后，从中解析出运算必要的源数据、运算类型和存储运算结果必要的数据返回地址。FPGA部件可以在收到一个数据信息后立即计算，在计算的过程中不再接收CPU发送的数据信息。当然，为了提高运算效率，可以将经过解析的数据信息存储到相应的部件中，如DDR缓存，以便根据预先设定的计算顺序，在需要时随时提取，这种情况下FPGA部件可以不间断的接收CPU发送的数据信息。上述运算类型可以包括异或运算、与运算等计算机领域内常见的逻辑运算类型。S102：根据所述数据信息中解析到的源数据和运算类型，计算得到返回数据；FPGA部件内的运算器根据解析得到源数据，通过运算类型规则，计算得到返回数据。可以理解的是，当数据信息存入DDR缓存时，为得到解析后的源数据和运算类型，在计算之前还需要从DDR缓存中提取所述源数据和所述运算类型。S103：将所述返回数据存入所述数据信息中的数据返回地址中。在具体实施中，FPGA部件在完成一组源数据的计算后，需要将返回结果写入内存中对应的数据返回地址中。在上述实施例的基础上，作为优选实施方式，将所述返回数据存入所述数据信息中的数据返回地址中之后，还包括：将所述数据信息和运算完成标志写入输出FIFO。在具体实施中，输出FIFO中各个运算完成标志的排列方式，可以按照接收到CPU运算命令的时间进行排序，也可以按照运算完成的时间进行排序，当然，也可以不进行排序，运算完成后，将该运算涉及的数据信息和运算完成标志随机写如输出FIFO的任何位置，在此不作具体的限定。系统CPU以预定的时长为间隔轮询输出FIFO，为提高轮询效率，虽然不规定轮询的起始项，但尽可能保证每次轮询的过程涉及整个输出FIFO。当读出运算完成标志后，表示该运算完成标志所对应的运算已完成。本专利技术实施例提供的数据运本文档来自技高网...

【技术保护点】
一种数据运算方法，其特征在于，包括：接收并解析CPU发送的数据信息，所述数据信息至少包括源数据信息、运算类型信息和数据返回地址；根据所述数据信息中解析到的源数据和运算类型，计算得到返回数据；将所述返回数据存入所述数据信息中的数据返回地址中。

【技术特征摘要】
1.一种数据运算方法，其特征在于，包括：接收并解析CPU发送的数据信息，所述数据信息至少包括源数据信息、运算类型信息和数据返回地址；根据所述数据信息中解析到的源数据和运算类型，计算得到返回数据；将所述返回数据存入所述数据信息中的数据返回地址中。2.根据权利要求1所述的数据运算方法，其特征在于，所述接收并解析CPU发送的数据信息之后，还包括：将解析得到的源数据和运算类型存入DDR缓存中；根据所述数据信息中解析到的源数据和运算类型，计算得到返回数据之前，还包括：从所述DDR缓存中提取所述源数据和所述运算类型。3.根据权利要求2所述的数据运算方法，其特征在于，将所述返回数据存入所述数据信息中的数据返回地址中之后，还包括：将所述数据信息和运算完成标志写入输出FIFO。4.根据权利要求3所述的数据运算方法，其特征在于，还包括：在CPU查询到所述运算完成标志后，删除所述DDR缓存中的所述源数据和所述运算类型。5.根据权利要求1所述的数据运算方法，其特征在于，所述运算类型包括异或运算。6.一种数据运算度装置，其特征在于，包括：接收模块，用于接收并解析CP...

【专利技术属性】
技术研发人员：张兴星，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41