一种集成芯片电路低噪声LDO制造技术

本发明专利技术涉及集成芯片技术领域，尤其涉及的是一种集成芯片电路低噪声LDO。本发明专利技术中的一种集成芯片电路低噪声LDO，包括基准电压产生电路、误差放大器、分压反馈电路、功率管和外接电容，所述基准电压产生电路的输出端连接误差放大器的反向输入端，误差放大器的正向输入端连接分压反馈电路的输出反馈电压Vfb，误差放大器的输出端连接功率管的控制端，从而通过控制功率管得到输出电压VOUT。本发明专利技术在传统低压差线性稳压器的基础上进行改进，降低了功耗，并且具有更低的噪声。

An integrated chip circuit for low noise LDO

The invention relates to the field of integrated chip technology, in particular to an integrated chip circuit low-noise LDO. An integrated circuit chip and low noise LDO in the invention, includes a reference voltage generating circuit, error amplifier, voltage feedback circuit, power tube and external capacitor, the reference voltage generating circuit and the output end of the reverse connected with the input end of the error amplifier, the positive input of the error amplifier output is connected with voltage feedback circuit the feedback voltage Vfb, the output of the error amp control connection power in the end of the tube, thus by controlling the power tube output voltage VOUT. The invention is improved on the basis of the traditional low dropout linear voltage regulator, which reduces the power consumption and has lower noise.

【技术实现步骤摘要】
一种集成芯片电路低噪声LDO
本专利技术涉及集成芯片
，尤其涉及的是一种集成芯片电路低噪声LDO。
技术介绍
在集成芯片电路中，电源管理芯片担负着对电能的变换、分配、检测等重要职责，而在电源管理芯片中，低压差线性稳压器是其中应用最为广泛的一种。低压差线性稳压器，简称LDO（lowdropoutvoltage），由于其转换效率高、体积小、低噪声、外接元件少、价格低的特点，在由电池提供电源的便携式系统以及通讯相关的电子产品上，均被大量的使用。随着便携式电子设备信号处理频率的不断提高和电源电压的持续降低，电源噪声对电子设备的影响越来越大。由于LDO的输出噪声将直接转为负载电路的电源噪声，因此设计低噪声LDO成为目前LDO的一个重要的发展方向。常规的低压差稳压器在负载电流发生较大变化时性能不稳定，同时零极点的移动也会使电路的功耗增加。
技术实现思路
本专利技术的目的是为了解决现有技术中低压差线性稳压器噪声高、功耗高的问题，提供了一种更低功耗的集成芯片电路低噪声LDO。本专利技术提供了一种集成芯片电路低噪声LDO，包括基准电压产生电路、误差放大器、分压反馈电路、功率管和外接电容，所述基准电压本文档来自技高网...

【技术保护点】
一种集成芯片电路低噪声LDO，其特征在于，包括基准电压产生电路、误差放大器、分压反馈电路、功率管和外接电容，所述基准电压产生电路的输出端连接误差放大器的反向输入端，误差放大器的正向输入端连接分压反馈电路的输出反馈电压Vfb，误差放大器的输出端连接功率管的控制端，从而通过控制功率管得到输出电压VOUT。

【技术特征摘要】
1.一种集成芯片电路低噪声LDO，其特征在于，包括基准电压产生电路、误差放大器、分压反馈电路、功率管和外接电容，所述基准电压产生电路的输出端连接误差放大器的反向输入端，误差放大器的正向输入端连接分压反馈电路的输出反馈电压Vfb，误差放大器的输出端连接功率管的控制端，从而通过控制功率管得到输出电压VOUT。2.如权利要求1所述的一种集成芯片电路低噪声LDO，其特征在于，所述基准电压产生电路包括：第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，第一NMOS管，第二NMOS管，第三NMOS管，第一电容，第二电容，第一电阻，第二电阻，第三电阻，第四NMOS管，第五PMOS管，第六PMOS管，1nA电流源，第一三极管，第二三极管；所述第一PMOS管和第二PMOS管的源极连接输入端电压Vin，所述第一PMOS管和第二PMOS管的栅极相连接，所述第一PMOS管的漏极连接第三PMOS管和第四PMOS管的源极，所述第三PMOS管的漏极连接第一NMOS管的漏极，所述第四PMOS管的漏极连接第二NMOS管的漏极，所述第一NMOS管的栅极和第二NMOS管的栅极连接并连接第三PMOS管的漏极，所述第一NMOS管和第二NMOS管的源极接地，所述第二PMOS管的漏极连接第三NMOS管的漏极，所述第三NMOS管的源极接地，所述第三NMOS管的栅极连接第二NMOS管的漏极并通...

【专利技术属性】
技术研发人员：何金昌，李志专，姚秀明，
申请(专利权)人：何金昌，
类型：发明
国别省市：陕西,61