异构多核可编程系统及其内存配置和计算单元的编程方法技术方案

本发明专利技术涉及一种在单颗FPGA芯片内实现的异构多核可编程系统及其内存配置方法和计算单元的编程方法。该异构多核可编程系统包括一个主机和多个计算单元,以及作为系统内存配置给多个计算单元共享的外部DDR存储器，其中为每个计算单元分配有一块存储空间，每个存储空间用于存储相应计算单元的数据和指令。该内存配置方法包括：主机根据为各个计算单元配置的计算任务，在外部DDR存储器中为各计算单元分配相应的存储空间；并进一步地将该存储空间划分为两个对称区域。本发明专利技术将计算单元的指令和数据存储器都分配在外部的DDR存储器上，不会出现因芯片内部存储资源稀缺，而导致指令和数据存储容量不够的情况，且内存分配具有灵活、高效、可靠的优势。

Heterogeneous multi-core programmable system and its memory configuration and programming method of computing unit

The invention relates to a heterogeneous multi-core programmable system implemented in a single FPGA chip, the memory configuration method and the programming method of the computing unit. The heterogeneous multi-core system includes a host and a plurality of computing units, as well as the system memory allocated to external DDR memory sharing multiple computing units, one for each calculation unit allocation has a storage space, each storage space for storing the corresponding calculation unit of data and instructions. The memory configuration method includes: the host allocates the storage space for each computing unit in the external DDR memory according to the computing task configured for each computing unit, and further divides the storage space into two symmetrical regions. The instruction and data memory of the computing unit are allocated on the external DDR memory, and the storage capacity of the instruction and data is not enough due to the shortage of the storage resources in the chip, and the memory allocation has the advantages of flexibility, high efficiency and reliability.

【技术实现步骤摘要】
异构多核可编程系统及其内存配置和计算单元的编程方法
本专利技术涉及异构多核可编程系统领域，主要涉及在单颗现场可编程门阵列(FPGA，Field－ProgrammableGateArray)芯片内实现异构多核可编程系统的设计方法、内存分配、编程模型设计与开放运算语言(OpenCL，OpenComputingLanguage)支持，更具体地说，涉及一种在单颗FPGA芯片内实现的异构多核可编程系统及其内存配置方法和计算单元的编程方法。
技术介绍
异构多核可编程系统是将结构、功能、功耗、运算性能不同的多个核心处理器集成在单颗芯片上，通过任务剖析与核心调度，将不同的任务分配给相应的核心，使每个核心物尽其用，这种组织方式实现了资源的最佳化配置，且能降低整体功耗。由于在FPGA平台上实现异构多核系统，其能量效率方面表现较高，且FPGA的硬件可编程性可以使开发者方便的搭建符合自身需求的数字系统。目前，常见的异构模型有同种CPU+FPGA上的硬件加速模块组成，或单个CPU+单个DSP组成异构系统。前者的硬件加速模块，由于是在系统设计之初就确定了功能，设计完成后不能实现灵活的可编程性。后者其实还是在用单本文档来自技高网...

【技术保护点】
一种在单颗FPGA芯片内实现的异构多核可编程系统，包括一个主机和多个计算单元，其特征在于，还包括，作为系统内存配置给所述多个计算单元共享的外部DDR存储器，其中为每个计算单元分配有一块存储空间，每个所述存储空间用于存储相应计算单元的数据和指令。

【技术特征摘要】
1.一种在单颗FPGA芯片内实现的异构多核可编程系统，包括一个主机和多个计算单元，其特征在于，还包括，作为系统内存配置给所述多个计算单元共享的外部DDR存储器，其中为每个计算单元分配有一块存储空间，每个所述存储空间用于存储相应计算单元的数据和指令。2.根据权利要求1所述的在单颗FPGA芯片内实现的异构多核可编程系统，其特征在于，每个所述计算单元在外部DDR存储器所分配的所述存储空间的起始地址和空间大小是可动态配置的。3.根据权利要求1或2所述的在单颗FPGA芯片内实现的异构多核可编程系统，其特征在于，为每个计算单元分配的所述存储空间划分为相互对称的第一区域和第二区域，使得能够交替使用和配置所述第一区域和第二区域，以节省等待配置时间。4.根据权利要求3所述的在单颗FPGA芯片内实现的异构多核可编程系统，其特征在于，包括直接内存访问(DMA，DirectMemoryAccess)模块，用于进行主机存储器与各计算单元的存储空间的数据相互搬移。5.根据权利要求4所述的在单颗FPGA芯片内实现的异构多核可编程系统，其特征在于，所述主机包括采用MicroBlaze软核的片上可编程系统，所述计算单元包括OR1200软核；且所述主机通过AXI4Lite互联模块与所述直接内存访问模块及各计算单元通信。6.根据权利要求5所述的在单颗FPGA芯片内实现的异构多核可编程系统，其特征在于，所述系统包括DDR控制器，其通过AXI4Interconnect总线互联模块与所述主机、直接内存访问模块及各计算单元通信连接；计算单元包括协议转换模块(wb2axi模块)，以实现WISHBONE协议到AXI协议的转换；且计算单元设置有读指令、读...

【专利技术属性】
技术研发人员：胡勇，徐渊，朱明程，赵光东，
申请(专利权)人：深圳大学，
类型：发明
国别省市：广东,44