The invention discloses a device and a method of multi array parallel decryption card based on FPGA, the device adopts the communication architecture of CPCI, including one for the external communication and the decryption card master management scheduling control card, more than six pieces for decryption calculation and operation result report card and one for decryption the decryption card and main control card backplane board between high-speed interconnection; the parallel decryption device using ARM processor is responsible for each plate card state management and FPGA firmware configuration, and through the network transmission pathway internal to the host machine PC, control and scheduling by the computer according to the relevant state. The decryption device makes full use of high speed SerDes FPGA interface to improve the data transmission bandwidth, the data transmission time is reduced; the board with high speed and large capacity DDR3 memory unit, to ensure high-speed data storage and access.
【技术实现步骤摘要】
一种基于FPGA的多板卡阵列并行解密装置及其方法
本专利技术涉及解密处理
,具体涉及一种基于FPGA的多板卡阵列并行解密装置及其方法。
技术介绍
加密算法经过了多年的发展,目前大部分已经趋于成熟和稳定,其中可利用的算法漏洞也越来越少。因此,不需要任何算法漏洞都可进行密码破解的纯暴力破解手段就成为了一种通用的解密手段。而在解密处理领域,对相关加密数据进行破解是一项重要的内容,尤其对于国防、公安等有着极其重要的意义。现有的破解平台多数采用单一计算机或计算机集群的方式进行破解,由于计算机上的CPU(CentralProcessingUnit)只具备串行运算的能力,这很大程度上限制了破解的效率和性能。另外如采用计算机集群的方式加大破解效能,其在功耗和发热上也将遇到问题。FPGA(FieldProgrammableGateArray)是现场可编程门阵列,其具有CPU无以比拟的硬件并行处理能力,在计算的性能,功耗和成本上均比CPU的实现方式有很明显的优势。
技术实现思路
本专利技术的目的是为了解决现有技术中的上述缺陷,提供一种基于FPGA的多板卡阵列并行解密装置及其方法。根据公开的实施例,本专利技术的第一方面公开了一种基于FPGA的多板卡阵列并行解密装置,采用CPCI的通信架构,所述的并行解密装置包括:一张用于对外通讯和对解密卡进行管理调度控制的主控卡、六张以上用于解密快速运算和运算结果上报的解密卡以及一张用于上述解密卡与主控卡完成板卡间高速互联的背板;所述的解密卡均由多个FPGA组成,通过并行解密装置中的背板互联,实现多个FPGA的并行解密处理;所述的并行解密装置 ...
【技术保护点】
一种基于FPGA的多板卡阵列并行解密装置,采用CPCI的通信架构,其特征在于,所述的并行解密装置包括:一张用于对外通讯和对解密卡进行管理调度控制的主控卡、六张以上用于解密快速运算和运算结果上报的解密卡以及一张用于上述解密卡与主控卡完成板卡间高速互联的背板;所述的解密卡均由多个FPGA组成,通过并行解密装置中的背板互联,实现多个FPGA的并行解密处理;所述的并行解密装置中采用ARM处理器负责各板卡内的状态管理和FPGA固件的配置加载,并通过内部的网络通路传输给上位机PC,由上位机根据相关的状态进行控制和调度。
【技术特征摘要】
1.一种基于FPGA的多板卡阵列并行解密装置,采用CPCI的通信架构,其特征在于,所述的并行解密装置包括:一张用于对外通讯和对解密卡进行管理调度控制的主控卡、六张以上用于解密快速运算和运算结果上报的解密卡以及一张用于上述解密卡与主控卡完成板卡间高速互联的背板;所述的解密卡均由多个FPGA组成,通过并行解密装置中的背板互联,实现多个FPGA的并行解密处理;所述的并行解密装置中采用ARM处理器负责各板卡内的状态管理和FPGA固件的配置加载,并通过内部的网络通路传输给上位机PC,由上位机根据相关的状态进行控制和调度。2.根据权利要求1所述的一种基于FPGA的多板卡阵列并行解密装置,其特征在于,所述的主控卡包括对外自适应的10/100/1000Mbps网口,通过该网口实现与外界的交互,接收用户在配套的上位机软件上输入相关密文和破解策略,所述的主控卡将按照已设置好的策略和调度控制让下连的解密卡进行运行并最终把运算结果上传给上位机上。3.根据权利要求1所述的一种基于FPGA的多板卡阵列并行解密装置,其特征在于,所述的主控卡和每张解密卡采用3...
【专利技术属性】
技术研发人员:林伟松,
申请(专利权)人:广州慧睿思通信息科技有限公司,
类型:发明
国别省市:广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。