PMOS功率电晶体线性降压稳压电路制造技术

本发明专利技术的实施例提供了一种PMOS功率电晶体线性降压稳压电路，包含有一PMOS功率电晶体、一回授网路、一误差放大器、以及一主动抑制电源涟波杂讯单元。PMOS功率电晶体，其第一端耦接一输入电压，其第二端耦接一负载。回授网路耦接PMOS电晶体的第二端；误差放大器接收回授网路产生的回授讯号，比较回授讯号与一参考电压产生一差值，将差值放大产生一误差讯号。主动抑制电源涟波杂讯单元，一端耦接PMOS功率电晶体的第一端，另一端耦接PMOS功率电晶体的控制端与误差放大器；侦测PMOS功率电晶体的该第一端的输入电压，依据输入电压的变化对应调整控制端的电压以稳定控制端与第一端之间的电压。

PMOS power transistor linear buck regulator circuit

The embodiment of the invention provides a PMOS power transistor linear buck regulator circuit, a PMOS power transistor, a feedback circuit, an error amplifier, and an active suppression unit comprises a power supply ripple noise. The PMOS power transistor consists of an input voltage and its second terminal is coupled with a load. The feedback network is coupled to the second terminal of the PMOS transistor; the error amplifier receives the feedback signal generated by the feedback network, compares the feedback signal with a reference voltage, and amplifies the difference to produce an error signal. Active power supply ripple noise suppression unit, PMOS power transistor coupled to one end of a first end of the control terminal of the error amplifier and the other end is coupled with the PMOS power transistor; detection PMOS power transistor the first end of the input voltage according to the voltage change of the input voltage of the corresponding adjustment to control terminal voltage stability control between the end and the end of the.

【技术实现步骤摘要】
PMOS功率电晶体线性降压稳压电路
本专利技术是关于一种线性降压稳压电路；特别关于一种利用主动抑制电源涟波杂讯机制以稳定电压的PMOS功率电晶体线性降压稳压电路。
技术介绍
供应电源给可携式电子设备、车用电子、医疗设备的电源应用电路需要稳定且低杂讯的电压，在这些应用电路中的电源供应抑制比(PowerSupplyRejectionRatio,PSRR)非常重要。线性降压稳压电路(LDO，LowDropoutRegulator)，适合使用在上述应用电路，需要抑制来自高速数位电路、降压转换器或晶片上其他开关电路的杂讯。线性降压稳压电路的电源供应抑制比资料是用来量化线性降压稳压电路对不同频率的输入电源纹波的抑制能力的，它反映了线性降压稳压电路不受杂讯和电压波动、保持输出电压稳定的能力。电源供应抑制比被定义为输出电压和输入电压中纹波的幅度的比值，因此电源供应抑制比值越低，代表其性能越好。图1为一习知P型的金氧半场效电晶体(PMOS)功率电晶体(以下简写为PMOS功率电晶体)的线性降压稳压电路100。线性降压稳压电路100包含有一PMOS功率电晶体101、一负载102、一回授网路103一误差放大器104。线性降压稳压电路100，对输入电压源VIN(Inputvoltage)的杂讯抑制能力不佳，因为输入电压源VIN(Inputvoltage)变动会直接影响PMOS功率电晶体的闸源电压VGS，闸源电压VGS＝闸极电压VG-输入电压VIN，闸源电压VGS会直接改变PMOS功率电晶体101电流变化，因此输入电压VIN变化时很容易就影响线性降压稳压电路输出电压，导致电源供应抑制比不佳、或瞬间闸源电压VGS过大导致PMOS功率电晶体101烧毁。
技术实现思路
本专利技术的目的之一在提供一种具主动抑制电源涟波杂讯机制的PMOS功率电晶体线性降压稳压电路。依据本专利技术的一实施例，提供了一种PMOS功率电晶体线性降压稳压电路，包含有一PMOS功率电晶体、一回授网路、一误差放大器、以及一主动抑制电源涟波杂讯单元。PMOS功率电晶体，其第一端耦接一输入电压，其第二端耦接一负载。回授网路耦接PMOS电晶体的第二端；误差放大器接收回授网路产生的回授讯号，比较回授讯号与一参考电压产生一差值，将差值放大产生一误差讯号。主动抑制电源涟波杂讯单元，一端耦接PMOS功率电晶体的第一端，另一端耦接PMOS功率电晶体的控制端与误差放大器；侦测PMOS功率电晶体的该第一端的输入电压，依据输入电压的变化对应调整控制端的电压以稳定控制端与第一端之间的电压。依据本专利技术的另一实施例，提供了一种PMOS功率电晶体线性降压稳压方法，包含有下列步骤：提供一PMOS功率电晶体，其第一端耦接一输入电压，其第二端耦接一负载。侦测PMOS功率电晶体的该第一端的输入电压，依据输入电压的变化对应调整PMOS功率电晶体的控制端电压以稳定控制端与该第一端之间的电压。本专利技术实施例的PMOS功率电晶体线性降压稳压电路在输入电压变化时主动侦测输入电压的杂讯，主动稳定PMOS功率电晶体的闸源电压VGS，可解决习知技术电源供应抑制比不佳、或瞬间闸源电压VGS过大导致PMOS功率电晶体烧毁的问题。附图说明图1为习知PMOS功率电晶体线性降压稳压电路的示意图。图2A为本专利技术一实施例的PMOS功率电晶体线性降压稳压电路的示意图。图2B为本专利技术另一实施例的PMOS功率电晶体线性降压稳压电路的示意图。图3为本专利技术另一实施例的PMOS功率电晶体线性降压稳压电路的示意图。图4为本专利技术一实施例的主动抑制涟波杂讯单元的示意图。图5A、5B为本专利技术一实施例的PMOS功率电晶体线性降压稳压方法的流程图。具体实施方式图2A、2B为本专利技术一实施例的一种PMOS功率电晶体线性降压稳压电路200，包含有一参考电压源(图未示)、一PMOS功率电晶体201、一负载202、一回授网路(FeedbackNetwork)203、一误差放大器(ErrorAmplifier)204、以及一主动抑制电源涟波杂讯单元(ActiveenhancedPSRRunit)205。参考电压源用以提供精准的参考电压VREF。PMOS功率电晶体(PowerTransistor)201，如图2B的示例所示，其源极(第一端)耦接一输入电压VIN，汲极(第二端)耦接负载202，其闸极(控制端)接收主动抑制涟波杂讯单元205与误差放大器204的讯号。线性降压稳压电路200运作时由输入电压VIN透过PMOS功率电晶体提供能量给输出端Vout，使输出端Vout可以到达设计的电压值。回授网路203耦接PMOS电晶体201的汲极。误差放大器204接收回授网路203产生的回授讯号VFB，比较回授讯号VFB与参考电压VREF产生一差值，将差值放大产生一误差讯号VD。主动抑制电源涟波杂讯单元205的一端耦接PMOS功率电晶体201的源极，另一端耦接PMOS功率电晶体的闸极与误差放大器204。主动抑制电源涟波杂讯单元205用于侦测PMOS功率电晶体201源极的输入电压VIN，并依据输入电压VIN的变化对应调整PMOS功率电晶体201闸极电压以稳定闸源电压VGS。详细的说，主动抑制电源涟波杂讯单元205作为PMOS功率电晶体201闸极的主动控制电路、用以将输入电压VIN的杂讯直接反映在PMOS功率电晶体的闸极端，确保杂讯不会影响PMOS功率电晶体的闸源电压值VGS，让线性降压稳压电路的输出电压不会受输入电压杂讯影响，因此可以达成改善线性降压稳压电路的电源供应抑制比(PowerSupplyRejectionRatio,PSRR)。本专利技术的一实施例中，主动抑制电源涟波杂讯单元205进行向上追踪(UpTracking):当输入电压VIN的杂讯向上时，主动抑制电源涟波杂讯单元205将向上杂讯的等效电压差反映在PMOS功率电晶体201的闸极，确保PMOS功率电晶体201的闸源电压VGS不会因输入电压VIN的杂讯而变动。本专利技术的另一实施例中，主动抑制电源涟波杂讯单元205进行向下追踪(DownTracking):输入电压VIN的杂讯向下时，主动抑制电源涟波杂讯单元205将向下杂讯的等效电压差反映在PMOS功率电晶体201的闸极，确保PMOS功率电晶体201的闸源电压VGS不会因输入电压VIN的杂讯而变动。本专利技术的一实施例中，主动抑制电源涟波杂讯单元205可为一电压转电流单元或一电压转电压单元。如图3为本专利技术主动抑制电源涟波杂讯单元205以电压转电流单元305实施的示意图。当电压转电流单元305侦测到输入电压VIN的杂讯变化量△VIN时，电压转电流单元305依据输入电压VIN的杂讯变化量△VIN产生一差值电流△I，流过电组R后，在节点N产生等效电压差△V并提供给PMOS电晶体201的闸极，使得PMOS功率电晶体的闸极电压能够跟上源极电压的变化，进而稳定PMOS电晶体201的闸源电压VGS。图4为本专利技术主动抑制电源涟波杂讯单元205一实施例的示意图。本实施例中，主动抑制电源涟波杂讯单元205以中心点的中央电组Rd分成两组电路，左侧的第一电路包含有第一NMOS电晶体Mn1、第三NMOS电晶体Mn3、第五NMOS电晶体Mn5，第一PMOS电晶体Mp1、第三PMOS电晶体Mp3、第五P本文档来自技高网...

【技术保护点】
一种PMOS功率电晶体线性降压稳压电路，包含有：一PMOS功率电晶体，具有一第一端、一第二端、及一控制端，该第一端耦接一输入电压，且该第二端耦接一负载；一回授网路，耦接该PMOS电晶体的该第二端；一误差放大器，接收该回授网路产生的回授讯号，比较该回授讯号与一参考电压产生一差值，将该差值放大产生一误差讯号；以及一主动抑制电源涟波杂讯单元，其一端耦接该PMOS功率电晶体的该第一端，另一端耦接该PMOS功率电晶体的该控制端与该误差放大器；该主动抑制电源涟波杂讯单元侦测该PMOS功率电晶体的该第一端的该输入电压，并依据该输入电压的变化对应调整该控制端的电压以稳定该控制端与该第一端之间的电压。

【技术特征摘要】
1.一种PMOS功率电晶体线性降压稳压电路，包含有：一PMOS功率电晶体，具有一第一端、一第二端、及一控制端，该第一端耦接一输入电压，且该第二端耦接一负载；一回授网路，耦接该PMOS电晶体的该第二端；一误差放大器，接收该回授网路产生的回授讯号，比较该回授讯号与一参考电压产生一差值，将该差值放大产生一误差讯号；以及一主动抑制电源涟波杂讯单元，其一端耦接该PMOS功率电晶体的该第一端，另一端耦接该PMOS功率电晶体的该控制端与该误差放大器；该主动抑制电源涟波杂讯单元侦测该PMOS功率电晶体的该第一端的该输入电压，并依据该输入电压的变化对应调整该控制端的电压以稳定该控制端与该第一端之间的电压。2.根据权利要求1所述的电路，其中该第一端为源极，该第二端为汲极，该控制端为闸极，该控制端的电压为闸极电压，该控制端与该第一端之间的电压为闸源电压。3.根据权利要求2所述的电路，其中该输入电压包含一杂讯，且该主动抑制电源涟波杂讯单元将该杂讯的等效电压差反映在该PMOS功率电晶体的闸极，以确保该PMOS功率电晶体的闸源电压不因该输入电压的杂讯而变动。4.根据权利要求1所述的电路，其中该主动抑制电源涟波杂讯单元为一电压转电流单元或一电压转电压单元。5.根据权利要求1所述的电路，其中该主动抑制电源涟波杂讯单元，包含有：一第一电路，包含有一第一NMOS电晶体、一第三NMOS电晶体、一第五NMOS电晶体，一第一PMOS电晶体、一第三PMOS电晶体、一第五PMOS电晶体，三个第一电流源，以及一低通滤波器；一第二电路，包含有一第二NMOS电晶体、一第四NMOS电晶体、一第六NMOS电晶体，一第二PMOS电晶体、一第四PMOS电晶体、一第六PMOS电晶体，三个第二电流源；以及一中央电阻，其第一节点耦接该第一电路，其第二节点耦接该第二电路；其中，该第一NMOS电...

【专利技术属性】
技术研发人员：王士伟，张志健，杨翔安，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71