一种实现无限精度的数字锁相环制造技术

本发明专利技术公开了一种实现无限精度的数字锁相环，包括第一计数器、第二计数器和鉴频鉴相器，还包括无限精度实现模块，第一计数器、第二计数器连接所述无限精度实现模块，所述无限精度实现模块连接所述鉴频鉴相器，所述无限精度实现模块中设置有计数阈值和修正阈值，如果第一计数器或者第二计数器输出到所述无限精度实现模块的计数值大于所述计数阈值，则所述无限精度实现模块将所述计数值减去所述修正阈值得到修正计数值，并将所述修正计数值输出到所述鉴频鉴相器。本发明专利技术通过模拟实现无限精度的计数器，完全避免了因计数器跳变造成的数字锁相环失锁，巧妙地克服了计数器固有工作模式导致的缺陷，既节省了硬件开销的成本又提高了数字锁相环的工作稳定性。

A digital phase-locked loop with infinite precision

The invention discloses a digital phase-locked loop to achieve infinite precision, including the first counter, second counter and PFD, also includes modules of infinite precision, a first counter, counter second is connected with the infinite precision module, the infinite precision module is connected with the PFD, the the count has infinite precision threshold and correction threshold setting module, if the first or second counter counter output to the infinite precision counting module is greater than the threshold count, then the infinite precision module the count value minus the fixed threshold corrected count value, and the revised plan the numerical output to the pfd. The counter to realize infinite precision, completely avoid the digital phase-locked counter jump caused by the loss of lock ring, cleverly overcomes the defects lead to counter traditional way, not only saves the hardware overhead cost and improve the working stability of digital phase-locked loop.

【技术实现步骤摘要】
一种实现无限精度的数字锁相环
本专利技术涉及锁相环
，具体涉及一种实现无限精度的数字锁相环。
技术介绍
数字锁相环，将传统的混合信号锁相环中大部分电路用数字电路取代，减小了面积开销，缩短了设计周期。目前业界全数字锁相环主要有两种实现方式，基于分频器架构和基于计数器架构。基于计数器架构的全数字锁相环，电路结构图如图1所示，其工作原理是计数器1与计数器2分别对参考时钟和数控振荡器的时钟相位进行累加，得到二者的频率信息，鉴频鉴相器实现参考相位与数控振荡器相位的比较，比较后的结果通过低通滤波器之后，用于控制数控振荡器增加或降低当前的振荡频率。现有技术的数字锁相环存在如下缺点:在环路锁定过程中由于计数器的位数有限，计数器在计数达到最大值全1后会回到全0重新计数，从而引起计数结果的跳变。但是在实际的环路工作中，两个计数器虽然计数值相差不大，但是却不一定同时发生计数结果的跳变。以3bit计数器为例，如图2所示，对于左侧的计数波形，两个计数器计数到111(对应十进制7)时下一次计数值均为000(对应十进制0)，鉴频鉴相器输出不会瞬间跳变。对于右侧的计数波形，其中一个计数器计数到7先跳变，而另外本文档来自技高网...

【技术保护点】
一种实现无限精度的数字锁相环，包括第一计数器、第二计数器和鉴频鉴相器，其特征在于：还包括无限精度实现模块，第一计数器、第二计数器连接所述无限精度实现模块，所述无限精度实现模块连接所述鉴频鉴相器，所述无限精度实现模块中设置有计数阈值和修正阈值，如果第一计数器或者第二计数器输出到所述无限精度实现模块的计数值大于所述计数阈值，则所述无限精度实现模块将所述计数值减去所述修正阈值得到修正计数值，并将所述修正计数值输出到所述鉴频鉴相器。

【技术特征摘要】
1.一种实现无限精度的数字锁相环，包括第一计数器、第二计数器和鉴频鉴相器，其特征在于：还包括无限精度实现模块，第一计数器、第二计数器连接所述无限精度实现模块，所述无限精度实现模块连接所述鉴频鉴相器，所述无限精度实现模块中设置有计数阈值和修正阈值，如果第一计数器或者第二计数器输出到所述无限精度实现模块的计数值大于所述计数阈值，则所述无限精度实现模块将所述计数值减去所述修正阈值得到修正计数值，并将所述修正计数值输出到所述鉴频鉴相器。2.根据权利要求1所述的实现无限精度的数字锁相环，其特征在于：所述无限精度实现模块包括第一运算器、第二运算器、判决器、第一多路选择器和第二多路选择器，所述判决器、第一运算器与第一计数器相连，第二运算器与第二计数器相连，所述判决器、第一运算器与第一多路选择器相连，所述判决器、第二运算器与第二多路选择器相连，第一多路选择器、第二多路选择器与所述鉴频鉴相器相连，第一运算器用于计算第一计数器计数值与所述修正阈值的差值得到第一修正计数值，第二运算器用于计算第二计数器计数值与所述修正阈值的差值得到第二修正计数值，所述判决器用于判定第一计数器计数值是否大于所述计数阈值，并向第一多路选择器和第二多路选择器发送控制信号，第一多路选择器根据所述控制信号选择输出第一计数器计数值或者第一修正计数值，第二多路选择器根据所述控制信号...

【专利技术属性】
技术研发人员：张永来，
申请(专利权)人：珠海全志科技股份有限公司，
类型：发明
国别省市：广东,44