一种Soc芯片的调试方法及系统技术方案

本申请公开了一种Soc芯片的调试方法及系统，获取并分析调试信息，输出有效调试信息；标记所述有效调试信息；存储标记后的所述有效调试信息；判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息；封装所述符合仲裁原则的有效调试信息；分配封装后的所述有效调试信息；输送分配后的所述有效调试信息。本申请的方法及系统可以获得芯片内部问题发生的精确过程和内部的逻辑，解决现有调试方法中使用JTAG接口不能获知芯片出现问题的过程、使用IO接口对芯片内逻辑交互的分析不全面和使用Firmware日志的方式不能够精细到逻辑内部的操作的问题。

A debugging method and system of Soc chip

The invention discloses a method and system debugging of Soc chip, obtain and analyze debug information, output debugging information; to mark the effective debugging information storage; after labeling the effective debugging information; the effective judgment marker after debugging information storage state, according to the storage state, output in accordance with the arbitration the principle of the effective debugging information; encapsulating the valid debug information arbitration principle; the effective allocation of packaged debugging information; transmission and distribution after the effective debugging information. Method and system for this application can get the chip internal problems of precise process and internal logic, the use of JTAG interface chip can not be informed of problems in the process, using the IO interface chip logic analysis of the interaction is not comprehensive and use Firmware log can not be fine to the internal logic operation to solve the existing problems in the debugging method.

【技术实现步骤摘要】
一种Soc芯片的调试方法及系统
本申请涉及半导体
，尤其涉及一种Soc芯片的调试方法及系统。
技术介绍
随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP(InterruptPriority，中断优先寄存器)的集成，即Soc(SystemonChip，片上系统)设计技术。Soc可以有效地降低电子信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。目前，Soc芯片的调试手段主要有三大类：1)通过JTAG(JointTestActionGroup，联合测试行为组织)接口在CPU(CentralProcessingUnit，中央处理器)调试模式下读取相应逻辑模块的寄存器，获取可能的有效信息来帮助分析和推断问题，因为通常在设计时工程师都会将关键的状态机以及关键信号引入到寄存器中；2)通过芯片的IO(InputOutput，输入输出)接口将内部关键控制信号和数据信号引入到芯片外部，通过逻辑分析仪或者示波器进行动态的问题分析和定位；3)通过Firmware(固件)日志的方式记录整个业务的操作流程和软硬件的交互。然而，在上述第一种调试方法中，JTAG接口在CPU调试模式下读取相应的逻辑寄存器的方式只能获取静态的状态值，也就是只能得到出现问题后芯片内部的逻辑状态，而不能获知发生问题的过程，这样面对大部分比较复杂的系统和问题时，很难在短时间内找到问题的根源。在第二种调试方法中，采用IO接口在片外观测片内信号的方式虽然能够观察到动态的过程，但由于芯片的管脚有限，很难将关联的信号较全面的输出到芯片外部，即使IO数目够多，但是诸如逻辑分析仪和示波器的测量管脚也是有限的，因此这种方式只能很片面地完成片内逻辑交互过程的分析，分析得不够全面。在第三种调试方法中，通过Firmware日志的方式只能宏观的查看系统流程，软硬件在时间上的交互过程，而不能够精细到逻辑内部的操作，也无法获知逻辑内部的行为。
技术实现思路
本申请提供了一种Soc芯片的调试方法及系统，以解决现有调试方法中使用JTAG接口不能获知芯片出现问题的过程、使用IO接口对芯片内逻辑交互的分析不全面和使用Firmware日志的方式不能够精细到逻辑内部的操作的问题。一方面，本申请提供了一种Soc芯片的调试方法，所述方法包括：获取并分析调试信息,输出有效调试信息；标记所述有效调试信息；存储标记后的所述有效调试信息；判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息；封装所述符合仲裁原则的有效调试信息；分配封装后的所述有效调试信息；输送分配后的所述有效调试信息。可选的，所述判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息，包括：判断所述标记后的有效调试信息是否存在，如果所述标记后的有效调试信息存在，则输出符合仲裁原则的所述有效调试信息。可选的，所述标记所述有效调试信息包括：标记所述有效调试信息发生的时间和来源。可选的，所述仲裁原则包括：判断所述有效调试信息的数据长度，当所述有效调试信息的数据长度不等于预设的数据长度时，输出所述有效调试信息。可选的，所述封装所述符合仲裁原则的有效调试信息包括：根据预设的帧格式，统一封装所述符合仲裁原则的有效调试信息。另一方面，本申请提供了一种Soc芯片的调试系统，所述系统包括：高速硬件日志模块，所述HHSL模块包括：事件分析器模块，用于获取并分析调试信息,输出有效调试信息；时间戳模块，用于标记所述有效调试信息；先进先出存储器，用于存储标记后的所述有效调试信息；仲裁器模块，用于判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息；消息制作器模块，用于封装所述符合仲裁原则的有效调试信息；选择器模块，用于分配封装后的所述有效调试信息；IO接口，用于输送分配后的所述有效调试信息。可选的，所述仲裁器模块还用于，判断所述标记后的有效调试信息是否存在于所述FIFO存储器中，如果所述标记后的有效调试信息存在，则输出符合仲裁原则的所述有效调试信息。由以上技术方案可知，本申请实施例提供一种Soc芯片的调试方法及系统，获取并分析调试信息,输出有效调试信息；标记所述有效调试信息；存储标记后的所述有效调试信息；判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息；封装所述符合仲裁原则的有效调试信息；分配封装后的所述有效调试信息；输送分配后的所述有效调试信息。本申请的方法及系统可以获得芯片内部问题发生的精确过程和内部的逻辑，解决现有调试方法中使用JTAG接口不能获知芯片出现问题的过程、使用IO接口对芯片内逻辑交互的分析不全面和使用Firmware日志的方式不能够精细到逻辑内部的操作的问题。附图说明为了更清楚地说明本申请的技术方案，下面将对实施案例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本申请实施例提供的一种Soc芯片的调试方法的流程图；图2为本申请实施例提供的一种Soc芯片的调试系统的结构图；图3为本申请实施例提供的Soc芯片内部有三个调试信息源的结构图。图示说明：1-事件分析器模块；2-时间戳模块；3-先进行出存储器；4-仲裁器模块；5-消息制作器模块；6-选择器模块；7-IO接口；8-高速硬件日志模块。具体实施方式参见图1，为本申请实施例提供的一种Soc芯片的调试方法的流程图。所述方法包括：S101，获取并分析调试信息,输出有效调试信息；由于调试信息可能来自于芯片内部不同的模块，而不同的模块处理的业务不同，所述调试信息的数据内容也会有所不同，所以根据芯片实际的使用情况，选择需要进行处理的调试信息，另外，调试信息的类型、流方向和长度等也都是分析调试信息的标准，分析调试信息有利于获取精细的芯片内部逻辑；有效调试信息是指：需要根据实际使用的情况，选择的特定的调试信息；S102，标记所述有效调试信息；标记有效调试信息，有利于清楚芯片内部的调试信息的数据传输时间的顺序，能使获取到的芯片内部逻辑更加精准，为调试信息带上硬件时间戳，因此本申请也具有顺序性严格准确的优点；S103，存储标记后的所述有效调试信息；系统中不同的模块在设计上将内部正常的关键命令和数据交互也同时送到HHSL模块，在HHSL模块将这些交互信息缓存，因为内部存在多个信息产生源，而日志的输出端口只有一个，且速度通常低于内部模块的处理带宽，因为需根据频率和带宽来决定缓存的大小和深度，从而保证带宽匹配和FIFO存储器不会溢出，每个信息产生源会对应一个异步FIFO存储器；本申请实施例为每个信息源模块专门设计了事件分析器和先进先出存储器，因此具有准确度高、统计量大的优点；S104，判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息；S105，封装所述符合仲裁原则的有效调试信息；封装可以将不同模块发出的调试信息封装成统一的帧格式，就像以太网报文的封包一样，封装后的调试信息具有相同的帧格式，方便芯片外部其他器件对调试信息解读；S本文档来自技高网...

【技术保护点】
一种Soc芯片的调试方法，其特征在于，所述方法包括：获取并分析调试信息，输出有效调试信息；标记所述有效调试信息；存储标记后的所述有效调试信息；判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息；封装所述符合仲裁原则的有效调试信息；分配封装后的所述有效调试信息；输送分配后的所述有效调试信息。

【技术特征摘要】
1.一种Soc芯片的调试方法，其特征在于，所述方法包括：获取并分析调试信息，输出有效调试信息；标记所述有效调试信息；存储标记后的所述有效调试信息；判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息；封装所述符合仲裁原则的有效调试信息；分配封装后的所述有效调试信息；输送分配后的所述有效调试信息。2.根据权利要求1所述的方法，其特征在于，所述判断标记后的所述有效调试信息的存储状态，根据所述存储状态，输出符合仲裁原则的所述有效调试信息，包括：判断所述标记后的有效调试信息是否存在，如果所述标记后的有效调试信息存在，则输出符合仲裁原则的所述有效调试信息。3.根据权利要求1所述的方法，其特征在于，所述标记所述有效调试信息包括：标记所述有效调试信息发生的时间和来源。4.根据权利要求1所述的方法，其特征在于，所述仲裁原则包括：判断所述有效调试信息的数据长度，当所述有效调试信息的数据长度不等于预设的数据长度时，输出所述有效调试信息。5.根据权利要求1所述的方法，其特征在于，所述封装所述符合仲裁原则的有效调试信息包括：根据预设的帧格...

【专利技术属性】
技术研发人员：刘洋，彭鹏，姜黎，许建国，张国，李锐，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：湖南,43