一种消除衬偏效应的深亚微米CMOS自举开关制造技术

本发明专利技术涉及一种消除衬偏效应的深亚微米CMOS自举开关，包括NMOS晶体管N1～N7、PMOS晶体管P1～P4、电容C1、电容C2和公共节点。本发明专利技术提出一自举开关电路，解决了传统自举开关存在衬偏效应，可靠性差，线型性能不好，输入信号范围窄等问题。本发明专利技术的自举开关电路可在深亚微米CMOS工艺条件下实现，输入信号范围可在地和电源之间变化，甚至超出电源电压范围。本发明专利技术消除了衬偏效应，具有极好的线型性。特殊的设计使得本发明专利技术具有较高的可靠性。本发明专利技术可用于集成模数转换器中的采样保持电路。

A deep submicron CMOS bootstrap switch to eliminate bias effect

The invention relates to a deep submicron CMOS bootstrap switch for eliminating bias effect, which comprises NMOS transistors, N1 to N7, PMOS transistors, P1 to P4, capacitance C1, capacitance C2 and common nodes. The invention provides a bootstrap switch circuit, bootstrap switch has solved the traditional substrate bias effect, poor reliability, linear performance is not good, the narrow range of input signal. The bootstrap switch circuit of the invention can be realized under the condition of deep submicron CMOS technology, and the input signal range can be changed between the ground and the power supply, even beyond the voltage range of the power supply. The invention eliminates the lining bias effect and has excellent linetype. The special design makes the invention more reliable. The invention can be used in a sample and hold circuit in an integrated analog-to-digital converter.

【技术实现步骤摘要】
一种消除衬偏效应的深亚微米CMOS自举开关
本专利技术属于模拟/混合信号集成电路领域，特别涉及一种消除衬偏效应的深亚微米CMOS自举开关。
技术介绍
单个MOS晶体管是良好的开关器件，广泛应用于数字集成电路。但是，由于MOS晶体管导通电阻会随输入信号变化，当用于开关模拟信号时，会引起非线型失真。以NMOS晶体管为例，单个NMOS晶体管的导通电阻可写作上式中k是与工艺参数和晶体管尺寸有关的常数，Vgs表示NMOS晶体管栅源电压差，Vthn表示NMOS晶体管的阈值电压。由于NMOS晶体管栅源电压差随输入信号变化，NMOS晶体管导通电阻也会随输入信号变化，从而使信号发生扭曲。为了解决MOS晶体管导通电阻随输入信号变化的问题，现在广泛采用自举开关的方法。自举开关的工作周期分作采样相和保持相。如图1所示，在时钟信号CLK的驱动下，在采样相，NMOS晶体管N1导通，输入信号VIN被连接到采样电容C1的上极板给采样电容C1充电；在保持相，NMOS晶体管N1截止，输入信号与采样电容C1的连接被断开，信号被保持在电容C1上。在采样相，NMOS晶体管N1的栅极与源极间保持一恒定的电压差；这样，根据(1)本文档来自技高网...

【技术保护点】
一种消除衬偏效应的深亚微米CMOS自举开关，其特征在于：包括NMOS晶体管N1、NMOS晶体管N3～N7、PMOS晶体管P2～P4、电容C2和公共节点；所述NMOS晶体管N1的源极作为自举开关的输入端，漏极作为自举开关的输出端，输出端接对地电容C1；所述NMOS晶体管N1的栅极分别与PMOS晶体管P2的栅极、NMOS晶体管N3的漏极、PMOS晶体管P4的漏极、NMOS晶体管N6的栅极、NMOS晶体管N7的栅极连接，NMOS晶体管N1的源极与NMOS晶体管N7的漏极连接；NMOS晶体管N7的源极与NMOS晶体管N6的源极连接，且经公共节点分别与NMOS晶体管N4的漏极、NMOS晶体管N5的源极、...

【技术特征摘要】
1.一种消除衬偏效应的深亚微米CMOS自举开关，其特征在于：包括NMOS晶体管N1、NMOS晶体管N3～N7、PMOS晶体管P2～P4、电容C2和公共节点；所述NMOS晶体管N1的源极作为自举开关的输入端，漏极作为自举开关的输出端，输出端接对地电容C1；所述NMOS晶体管N1的栅极分别与PMOS晶体管P2的栅极、NMOS晶体管N3的漏极、PMOS晶体管P4的漏极、NMOS晶体管N6的栅极、NMOS晶体管N7的栅极连接，NMOS晶体管N1的源极与NMOS晶体管N7的漏极连接；NMOS晶体管N7的源极与NMOS晶体管N6的源极连接，且经公共节点分别与NMOS晶体管N4的漏极、NMOS晶体管N5的源极、电容C2的下极板、NMOS晶体管N1的衬底连接；所述NMOS晶体管N6的漏极分别与PMOS晶体管P4的栅极、NMOS晶体管N5的漏极、PMOS晶体管P3的漏极连接；所述PMOS晶体管P2的漏极分别与电容C2的上极板、PMOS晶体管P4的源极连接；PMOS晶体管P2的衬底与漏极连接，源极接电源VCC；PMOS晶体管P3的源极接电源VCC；PMOS晶体管P4的衬底与源极连接；所述NMOS晶体...

【专利技术属性】
技术研发人员：胡蓉彬，王永禄，张正平，王健安，陈光炳，付东兵，王育新，蒋和全，胡刚毅，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50