时间寄存器制造技术

一种时间寄存器(300)包含：耦合到一对输入时钟(IN1、IN2)的一对输入(345、346)；用于产生一对电平信号(VC1、VC2)的一对三态逆变器(301、302)；以及耦合到所述电平信号(VC1、VC2)用于产生一对输出时钟(OUT1、OUT2)的一对输出(347、348)，其中所述三态逆变器(301、302)响应于一对状态信号(S1、S2)和所述对输入时钟(IN1、IN2)，用于保持所述电平信号(VC1、VC2)或使所述电平信号(VC1、VC2)放电。

Time register

A time register includes: (300) coupled to a pair of input clock (IN1, IN2) a pair of input (345, 346); used to produce a pair of level signals (VC1, VC2) a three state of the inverter (301, 302); and coupled to the signal level (VC1, VC2) for generating a pair of output clock (OUT1, OUT2) on the output (347, 348), wherein the three state inverter (301, 302) in response to a signal of a (S1, S2) and the input clock (IN1, IN2), used to keep the level signal (VC1 VC2), or the signal level (VC1, VC2) discharge.

【技术实现步骤摘要】
【国外来华专利技术】时间寄存器
本专利技术涉及一种在时间-数字转换器内应用的时间寄存器。具体来说，本专利技术涉及一种用于将输入信号与状态信号之间的时间差传播为电压电平的时间寄存器。
技术介绍
一般来说，时间-数字转换器(time-to-digitalconverter，TDC)是用于识别事件并提供所述事件出现的时间的数字表示的装置。时间-数字转换器，或也被称为时间数字化器，通常用于测量时间间隔并将其转换成数字输出。TDC用于应确定两个信号脉冲之间的时间间隔的许多不同应用中。当信号脉冲的上升沿或下降沿越过预定义阈值时，开始和停止测量。目前存在许多不同类型的TDC。游标TDC使用两个延时线，具有t1和t2的相应逆变器延时。通过延时差t1-t2(假定t1>t2)给出有效时间分辨率。由于通过极小延时差确定时间分辨率，因此需要非常大量的逆变器级以覆盖大检测范围，这引起延时不匹配并同时增加功耗。利用例如逆变器的上升时间和下降时间之间的差的脉冲收缩TDC严重受工艺-电压-温度(process-voltage-temperature，PVT)变化的影响。时间放大TDC以与两步A/D转换器相同的方式放大来自粗TDC本文档来自技高网...

【技术保护点】
一种时间寄存器(300)，其特征在于，包括：耦合到一对输入时钟(IN1、IN2)的一对输入(345、346)；用于产生一对电平信号(VC1、VC2)的一对三态逆变器(301、302)；以及耦合到所述电平信号(VC1、VC2)用于产生一对输出时钟(OUT1、OUT2)的一对输出(347、348)，其中所述三态逆变器(301、302)响应于一对状态信号(S1、S2)和所述对输入时钟(IN1、IN2)，用于保持所述电平信号(VC1、VC2)或使所述电平信号(VC1、VC2)放电。

【技术特征摘要】
【国外来华专利技术】1.一种时间寄存器(300)，其特征在于，包括：耦合到一对输入时钟(IN1、IN2)的一对输入(345、346)；用于产生一对电平信号(VC1、VC2)的一对三态逆变器(301、302)；以及耦合到所述电平信号(VC1、VC2)用于产生一对输出时钟(OUT1、OUT2)的一对输出(347、348)，其中所述三态逆变器(301、302)响应于一对状态信号(S1、S2)和所述对输入时钟(IN1、IN2)，用于保持所述电平信号(VC1、VC2)或使所述电平信号(VC1、VC2)放电。2.根据权利要求1所述的时间寄存器(300)，其特征在于，所述三态逆变器(301、302)响应于所述状态信号(S1、S2)和所述输入时钟(IN1、IN2)，用于将所述相应输入时钟(IN1、IN2)与所述相应状态信号(S1、S2)之间的一对时间差(T1、T2)的时间差传播为所述电平信号(VC1、VC2)之间的电压差。3.根据权利要求2所述的时间寄存器(300)，其特征在于，所述电平信号(VC1、VC2)之间的所述电压差与所述对时间差(T1、T2)的所述时间差成正比。4.根据权利要求1-3中任一所述的时间寄存器(300)，其特征在于，包括用于电容式负载所述三态逆变器(301、302)的一对电容(C1、C2)。5.根据权利要求1-4任一所述的时间寄存器(300)，其特征在于，包括连接到所述三态逆变器(301、302)的逆变器(311、312)或缓冲器。6.根据权利要求1-5任一所述的时间寄存器(300)，其特征在于，包括用于在所述输入(345、346)低时对所述电平信号(VC1、VC2)预充电的充电源(VDD)。7.根据权利要求1-6任一所述的时间寄存器(300)，其特征在于，包括用于在所述输入(345、346)高且所述状态信号(S1、S2)低时保持所述电平信号(VC1、VC2)的逻辑电路(321、331)。8.根据权利要求7所述的时间寄存器(300)，其特征在于，所述逻辑电路(321、331)用于在所述输入(345、346)高且所述状态信号(S1、S2)高时使所述电平信号(VC1、VC2)放电。9.根据权利要求7或8所述的时间寄存器(300)，其特征在于，所述逻辑电路(321、331)用于响应于保持信号(Hold1、Hold2)和唤醒信号(Awake)驱动所述状态信号(S1、S2)。10.根据权利要求9所述的时间寄存器(300)，其特征在于，所述逻辑电路(321、331)进一步用于响应于预...

【专利技术属性】
技术研发人员：吴影，罗伯特·斯达世斯基，毛懿鸿，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44