发送序列产生装置、训练序列同步装置、信道间隔估计装置、方法和系统制造方法及图纸

本发明专利技术实施例提供一种发送序列产生装置、训练序列同步装置、信道间隔估计装置、方法和系统，该训练序列的同步装置包括：延时相关处理单元，其对包含周期性训练序列的接收序列并行地进行不同延时量的自相关操作，得到多个并行的相关序列；叠加处理单元，其对所述多个并行的相关序列进行叠加操作，得到同步相关序列；同步提取单元，其对所述同步相关序列进行同步位置提取，得到训练序列的同步位置。通过本发明专利技术实施例，能够增强训练序列的抗噪声性能。

Transmission sequence generation device, training sequence synchronization device, channel interval estimation device, method and system

The embodiment of the invention provides a sequence generator, training sequence synchronization device, channel interval estimation apparatus, method and system of the training sequence synchronization device which comprises a delay related processing unit, auto correlation operation at the receiving sequence contains a periodic training sequence in parallel for different delay time, get more parallel sequence; superposition processing unit, the operation of the superposition of multiple parallel sequences, get synchronous sequence; synchronous extraction unit of the synchronous sequence synchronization position extraction, get synchronous position training sequence. By adopting the embodiment of the invention, the anti noise performance of the training sequence can be enhanced.

【技术实现步骤摘要】
发送序列产生装置、训练序列同步装置、信道间隔估计装置、方法和系统
本专利技术涉及通信
，尤其涉及一种发送序列产生装置、训练序列同步装置、信道间隔估计装置、方法和系统。
技术介绍
目前，训练序列在高速光纤通信系统中起重要作用。首先，由于光纤信道不理想，常需要引入训练序列来协助接收机进行信道均衡；其次，训练序列还可以用于协助进行性能检测、频差估计等。而基于训练序列的处理都是以训练序列的提取(同步)为前提的，鉴于训练序列同步处理的重要作用，有效的训练序列设计及同步方法成为提高传输系统性能的关键。在非理想条件下，系统噪声是影响训练序列同步性能的关键因素，有效的训练序列设计和处理方法可以增强训练序列的抗噪声特性，抗噪声特性的提高不仅有利于同步位置的提取，还可以带来训练序列若干功能的强化，从而使整个系统具有良好的通信性能。应该注意，上面对技术背景的介绍只是为了方便对本专利技术的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本专利技术的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
技术实现思路
专利技术人发现，解决训练序列的抗噪声问题本文档来自技高网...

【技术保护点】
一种发送序列产生装置，其中，该装置包括：产生单元，其将周期性训练序列插入到发送数据中，得到发送序列，其中，所述周期性训练序列包括多个重复的子序列，各子序列之间首尾相接构成所述周期性训练序列。

【技术特征摘要】
1.一种发送序列产生装置，其中，该装置包括：产生单元，其将周期性训练序列插入到发送数据中，得到发送序列，其中，所述周期性训练序列包括多个重复的子序列，各子序列之间首尾相接构成所述周期性训练序列。2.根据权利要求1所述的装置，其中，所述周期性训练序列是整个训练序列的一部分或者全部。3.一种训练序列同步装置，其中，该装置包括：延时相关处理单元，其对包含周期性训练序列的接收序列并行地进行不同延时量的自相关操作，得到多个并行的相关序列；叠加处理单元，其对所述多个并行的相关序列进行叠加操作，得到同步相关序列；同步提取单元，其对所述同步相关序列进行同步位置提取，得到训练序列的同步位置。4.根据权利要求3所述的装置，其中，所述不同延时量分别为所述训练序列的周期的整数倍。5.根据权利要求3所述的装置，其中，所述叠加处理单元将所述多个并行的相关序列的幅度相加，得到的单一序列作为所述同步相关序列。6.根据权利要求3所述的装置，其中，所述叠加处理单元将所述多个并行的相关序列中相邻两个相关序列进行复数共轭相乘，再将所有值相加，得到的单一序列作为所述同步相关序列。7.根据权利要求3所述的装置，其中，所述同步提取单元将所...

【专利技术属性】
技术研发人员：赵颖，窦亮，陶振宁，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：日本,JP