电压箝制电路制造技术

本揭露提供一种电压箝制电路，该电压箝制电路包括：用以接收输入电压及多个电压电平以产生增益偏移的多个偏移电压的多个增益偏移电路，及用以产生多个偏移电压的差值以根据该差值产生输出电压的信号处理电路，以使该电压箝制电路实现通带或抑制带。

The voltage clamping circuit

This disclosure provides a voltage clamping circuit, the voltage clamp circuit includes multiple offset voltage to receive the input voltage and a voltage level to generate gain offset multiple gain offset circuit, and the difference between multiple offset voltage according to the signal processing circuit of the difference between the output voltage of the the voltage clamp circuit to realize the band or restrained.

【技术实现步骤摘要】
电压箝制电路
本揭露涉及一种电压箝制电路。
技术介绍
在一些电路中(如高速示波器模拟前端电路等电路)，需要限定过大信号正负振幅输入，避免电路饱和影响特性；此外，在这些电路中，在限定区间内，信号需要保持不失真，以供示波器显示处理。因此，在已知电路中，通常利用二极管元件实现电压箝制，以满足上述需求，然而在半导体工艺中，不一定会提供高速二极管元件，且利用二极管元件实现电压箝制的电路中，电压中心电平较难以调整控制，导致复杂度较高且成本较贵。据此，如何克服上述问题，实已成目前亟欲解决的课题之一。
技术实现思路
本揭露提供一种电压箝制电路，以在无需二极管元件的电路中，仍可实现高速电压箝制，并可简易调整电压中心电平，藉以利于应用设计于集成电路或系统电路中。本揭露的电压箝制电路，包括：第一增益偏移电路，用以接收输入电压及第一电压电平以产生增益偏移的第一偏移电压；第二增益偏移电路，用以接收该输入电压及第二电压电平以产生增益偏移的第二偏移电压；以及信号处理电路，用以接收该第一偏移电压与该第二偏移电压，以产生该第一偏移电压与该第二偏移电压的差值，以根据该差值产生输出电压，以使该电压箝制电路实现通带或抑制带。本本文档来自技高网...

【技术保护点】
一种电压箝制电路，其特征在于，该电压箝制电路包括：第一增益偏移电路，用以接收输入电压及第一电压电平以产生增益偏移的第一偏移电压；第二增益偏移电路，用以接收该输入电压及第二电压电平以产生增益偏移的第二偏移电压；以及信号处理电路，用以接收该第一偏移电压与该第二偏移电压，以产生该第一偏移电压与该第二偏移电压的差值，以根据该差值产生输出电压，以使该电压箝制电路实现通带或抑制带。

【技术特征摘要】
2016.03.18 TW 1051084351.一种电压箝制电路，其特征在于，该电压箝制电路包括：第一增益偏移电路，用以接收输入电压及第一电压电平以产生增益偏移的第一偏移电压；第二增益偏移电路，用以接收该输入电压及第二电压电平以产生增益偏移的第二偏移电压；以及信号处理电路，用以接收该第一偏移电压与该第二偏移电压，以产生该第一偏移电压与该第二偏移电压的差值，以根据该差值产生输出电压，以使该电压箝制电路实现通带或抑制带。2.如权利要求1所述的电压箝制电路，其特征在于，该第一增益偏移电路包括：第一晶体管，至少具有第一端及第二端，该第一晶体管的第一端用以接收该输入电压；及第二晶体管，至少具有第一端及第二端，该第二晶体管的第一端用以接收该第一电压电平，且该第二晶体管的第二端耦接至该第一晶体管的第二端，以产生该第一偏移电压；该第二增益偏移电路包括：第三晶体管，至少具有第一端及第二端，该第三晶体管的第一端用以接收该输入电压；及第四晶体管，至少具有第一端及第二端，该第四晶体管的第一端用以接收该第二电压电平，且该第四晶体管的第二端耦接至该第三晶体管的第二端，以产生该第二偏移电压，其中，该第一电压电平不同于该第二电压电平；以及该信号处理电路包括运算放大器，该运算放大器至少具有第一输入端及第二输入端，该运算放大器的第一输入端用以接收该第一偏移电压，该运算放大器的第二输入端用以接收该第二偏移电压，以产生该输出电压。3.如权利要求1所述的电压箝制电路，其特征在于，该第一增益偏移电路包括：第一晶体管，至少具有第一端及第二端，该第一晶体管的第一端用以接收该输入电压，该第一晶体管的第二端耦接至第一电阻器的一端；及第二晶体管，至少具有第一端及第二端，该第二晶体管的第一端用以接收该第一电压电平，且该第二晶体管的第二端耦接至该第一电阻器的另一端，以产生该第一偏移电压；该第二增益偏移电路包括：第三晶体管，至少具有第一端及第二端，该第三晶体管的第一端用以接收该输入电压；及第四晶体管，至少具有第一端及第二端，该第四晶体管的第一端用以接收该第二电压电平，该第四晶体管的第二端耦接至第二电阻器的一端，且该第二电阻器的另一端耦接至该第三晶体管的第二端，以产生该第二偏移电压，其中，该第一电压电平相同于该第二电压电平；以及该信号处理电路，包括运算放大器，该运算放大器至少具有第一输入端及第二输入端，该运算放大器的第一输入端用以接收该第一偏移电压，该运算放大器的第二输入端用以接收该第二偏移电压，以产生该输出电压。4.如权利要求2或3所述的电压箝制电路，其特征在于，该第一、第二、第三或第四晶体管为双极性接面型晶体管，该双极性接面型晶体管的第一端为基极，该双极性接面型晶体管的第二端为射极。5.如权利要求2或3所述的电压箝制电路，其特征在于，该第一、第二、第三或第四晶体管为金属氧化物半导体晶体管，该金属氧化物半导体晶体管的第一端为栅极，该金属氧化物半导体晶体管的第二端为源极。6.如权利要求1所述的电压箝制电路，其特征在于，该电压箝制电路应用于高频。7.如权利要求1所述的电压箝制电路，其特征在于，该电压箝制电路应用于集成电路。8.如权利要求1所述的电压箝制电路，其特征在于，该电压箝制电路应用于系统电路。9.一种电压箝制电路，其特征在于，该电压箝制电路包括：第一增益偏移电路，用以接收第一输入电压及第一电压电平以产生增益偏移的第一偏移电压；第二增益偏移电路，用以接收该第一输入电压及第二电压电平以产生增益偏移的第二偏移电压；第三增益偏移电路，用以接收第二输入电压及该第一电压电平以产生增益偏移的第三偏移电压；第四增益偏移电路，用以接收该第二输入电压及该第二电压电平以产生增益偏移的第四偏移电压；以及信号处理电路，用以接收该第一偏移电压、该第二偏移电压、该第三偏移电压与该第四偏移电压，以产生输出电压，以使该电压箝制电路实现通带或抑制带。10.如权利要求9所述的电压箝制电路，其特征在于，该第一增益偏移电路包括：第一晶体管，至少具有第一端及第二端，该第一晶体管的第一端用以接收该第一输入电压；及第二晶体管，至少具有第一端及第二端，该第二晶体管的第一端用以接收该第一电压电平，且该第二晶体管的第二端耦接至该第一晶体管的第二端，以产生该第一偏移电压；该第二增益偏移电路包括：第三晶体管，至少具有第一端及第二端，该第三晶体管的第一端用以接收该第一输入电压；及第四晶体管，至少具有第一端及第二端...

【专利技术属性】
技术研发人员：叶宇利，郭建男，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：中国台湾,71