A load amplifier self suppression circuit with capacitance, amplifier U1 dual power amplifier, the in-phase end through the resistor R1 connected with a signal input, the inverting terminal earthed through a resistor R2, resistor R4 and capacitor C1 in series with a resistor R3 and the connection between the op amp U1 phase end and the output end, the output end of the amplifier U1 the capacitor C2 is connected, the invention solves the problems in the application of self generated amplifier to improve the reliability.
【技术实现步骤摘要】
本专利技术涉及运放应用
，特别涉及一种带容性负载运放的自激抑制电路。
技术介绍
运放在很多容性负载条件下，很容易产生自激，导致电路不可用，更严重甚至直接烧毁电路。
技术实现思路
为了克服上述现有技术的不足，本专利技术的目的在于提供一种带容性负载运放的自激抑制电路，通过串联电阻来改变电路的零极点，使运放电路稳定工作。为了实现上述目的，本专利技术采用的技术方案是：一种带容性负载运放的自激抑制电路，运放U1为双电源运放，其同相端通过电阻R1接信号输入，反相端通过电阻R2接地，电阻R4与电容C1串联后与电阻R3并联接在运放U1同相端与输出端之间，运放U1的输出端通过电容C2接地。与现有技术相比，本专利技术解决了运放应用中产生的自激问题，提高了可靠性。附图说明附图为本专利技术的结构示意图。具体实施方式下面结合附图和实施例对本专利技术进行更详尽的说明。如图所示，本专利技术为一种带容性负载运放的自激抑制电路，...
【技术保护点】
一种带容性负载运放的自激抑制电路，运放U1为双电源运放，其同相端通过电阻R1接信号输入，反相端通过电阻R2接地，其特征在于，电阻R4与电容C1串联后与电阻R3并联接在运放U1同相端与输出端之间，运放U1的输出端通过电容C2接地。
【技术特征摘要】
1.一种带容性负载运放的自激抑制电路，运放U1为双电源运放，其同相
端通过电阻R1接信号输入，反相端通过电阻R2接地，其特征在...
【专利技术属性】
技术研发人员：李程，
申请(专利权)人：西安威正电子科技有限公司，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。