本实用新型专利技术公开了一种硬件实时操作系统，该硬件实时操作系统包括：通过FSMC总线连接的ARM处理器和FPGA，其中，所述FPGA，用于实现抢占式调度器及基于所述抢占式调度器的任务管理和信号量、邮箱、消息队列、互斥信号量、事件标志组的管理；所述ARM处理器，用于执行任务以及实现任务的切换。实施本实用新型专利技术的技术方案，由于FPGA独立于ARM处理器运行，不占用ARM处理器的处理时间，所节省的时间用于执行任务程序，成功降低ARM处理器的系统开销，特别是在需要任务快速切换的应用中，有效提供ARM处理器的利用率。因此，该硬件实现的操作系统提高了任务集合的可调度性和实时性。
【技术实现步骤摘要】
一种硬件实时操作系统
本技术涉及操作系统领域，尤其是涉及一种硬件实时操作系统。
技术介绍
嵌入式操作系统在目前的嵌入式应用中越来越广泛，尤其在功能复杂，系统庞大 的应用中显的愈来愈重要。首先，嵌入式操作系统提高了系统的可靠性；其次，嵌入式实时 操作系统提高了开发效率，缩短了开发周期。 对于实时性要求较高的场合，目前，基于软件实现的RT0S(Real-time operating system，实时操作系统）单纯依靠改进算法已不能使其实时性有更大的提高，通过提高处 理器的速度亦达不到理想的效果，因为处理器的速度已经达到了一定的高度。
技术实现思路
本技术要解决的技术问题在于，针对现有技术的上述基于软件实现的RT0S 实时性不高的缺陷，提供一种实时性高的硬件实时操作系统。 本技术解决其技术问题所采用的技术方案是：构造一种硬件实时操作系统， 包括： 所述用于实现抢占式调度器及基于所述抢占式调度器的任务管理和信号量、邮 箱、消息队列、互斥信号量、事件标志组的管理的FPGA ;及 与所述FPGA通过FSMC总线连接，且用于执行任务以及实现任务的切换的ARM处 理器。 在本技术所述的硬件实时操作系统，其特征在于，所述FPGA包括： 分别与任务管理、信号量、邮箱、消息队列、互斥信号量、事件标志组对应的多个寄 存器； 用于从所述ARM处理器接收初始化数据或向所述ARM处理器发送最高优先级任务 的ID号的FSMC控制器； 用于在初始化后，分别在信号量、邮箱、消息队列、互斥信号量、事件标志组等待列 表中查找最高优先级任务的ID号的优先编码器； 连接于所述FSMC控制器、优先编码器及多个寄存器，且用于将所接收的初始化数 据分别分配给相应的寄存器和优先编码器，以对寄存器进行配置和对优先编码器进行初始 化；还用于将优先编码器所查找到的最高优先级任务的ID号发送至所述FSMC控制器的协 处理器； 连接于所述优先编码器，且用于为所述优先编码器提供时钟节拍的定时器。实用 新型技术技术技术技术技术技术。 实施本技术的技术方案，由于硬件电路（FPGA)独立于ARM处理器运行，不占 用ARM处理器的处理时间，所节省的时间用于执行任务程序，成功降低ARM处理器的系统开 销，特别是在需要任务快速切换的应用中，有效提供ARM处理器的利用率。因此，该硬件实 现的操作系统提高了任务集合的可调度性和实时性，进而，可成功运行UCGUI (嵌入式应用 中的图形支持系统）的多任务，从这点可以说明，用这个硬件实时操作系统可以代替传统 的小型嵌入式实时系统。 【附图说明】 下面将结合附图及实施例对本技术作进一步说明，附图中： 图1是本技术硬件实时操作系统实施例一的逻辑图； 图2是本技术硬件实时操作系统中FPGA实施例一的逻辑图。 【具体实施方式】 图1是本技术硬件实时操作系统实施例一的逻辑图，该硬件实时操作系统包 括通过FSMC(Flexible static memory controller,可变静态存储控制器）总线连接的ARM 处理器10和FPGA20,其中，FPGA20用于实现抢占式调度器及基于所述抢占式调度器的任务 管理和信号量、邮箱、消息队列、互斥信号量、事件标志组的管理；ARM处理器10用于执行任 务以及实现任务的切换。 而且，在该实施例中，ARM处理器10采用ST公司型号为STM32F103VET6的处理器， FPGA20采用Altera公司型号为EP4CE6E22C8的FPGA。FSMC支持多种存储器的连接，比如 SRAM、NAND Flash、NOR Flash和PSRAM，这里和FPGA的通信采用类似SRAM的通讯时序。 结合型号为STM32F103VET6的ARM处理器10手册中读操作的时序图，FPGA20端 在片选信号（CS FSMC-NEx)是低电平，读信号（RD FSMC-N0E)也是低电平的情况下完成对 FPGA20中数据的读操作，下面的程序就是按照这种方法设计的。 FPGA读操作程序设计 本文档来自技高网...
【技术保护点】
【技术特征摘要】
1. 一种硬件实时操作系统，其特征在于，包括： FPGA ;及 与所述FPGA通过FSMC总线连接的ARM处理器； 而且，所述FPGA包括： 多个寄存...
【专利技术属性】
技术研发人员：黄强，白永斌，
申请(专利权)人：深圳大学，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。