同步信号传输方法及装置、FPGA制造方法及图纸

本发明专利技术公开了同步信号传输方法及装置、FPGA，用以保证在FPGA内部对同步信号采样以及使用的正确性，进而保证整个链路数据传输的正确性。该方法包括：FPGA中的采样寄存器接收从FPGA的输入管脚传输的同步信号以及对该同步信号进行采样，该采样寄存器为FPGA中预设位置的寄存器；其中，从FPGA的输入管脚传输的同步信号是由该FPGA外部的时钟芯片，根据需要发送给该FPGA的参考时钟信号，对该同步信号的相位进行设置后发送给所述FPGA的输入管脚的；采样寄存器通过预先设置的满足预设时序要求的每一信号传输路径，将采样后的同步信号发送给FPGA中的使用该同步信号的每一寄存器。

Synchronous signal transmission method and device, FPGA

The invention discloses a synchronous signal transmission method and device, FPGA, which is used to ensure the correctness of sampling and using synchronous signals in the FPGA, thereby ensuring the correctness of the whole link data transmission. The method includes: FPGA sampling register receives from the FPGA input pins of the synchronous signal sampling and transmission of the synchronization signal, the sampling register for the position of the preset registers in the FPGA; the FPGA from the input synchronous signal pin is transmitted by the external clock chip FPGA, according to the need to send to the reference clock signal of the FPGA, the phase of the synchronization signal set after sending to the FPGA input pins; each signal transmission path through the sampling register preset meets the preset timing requirements, will send synchronization signal after sampling to use FPGA in each register of the synchronization signal.

【技术实现步骤摘要】
同步信号传输方法及装置、FPGA
本专利技术涉及通信
，尤其涉及同步信号传输方法及装置、现场可编程门阵列(FieldProgrammableGateArray，FPGA)。
技术介绍
JESD204B标准提供一种在一个或多个数据转换器与数字信号处理器件之间建立接口的方法，例如模数转换器(AnalogtoDigitalConverter，ADC)与FPGA之间的接口，或数模转换器(DigitaltoAnalogConverter，DAC)与FPGA之间的接口，相比于通常的并行数据传输，JESD204B是一种更高速度的串行接口。它减少了器件之间的走线数量，降低了走线匹配要求，并消除了建立与保持时序约束问题，从而简化了高速转换器数据接口的实施。由于JESD204B链路需要在数据传输之前建立，因此存在新的挑战，必须采用新的技术来确定接口是否正常工作。在现有的基于JESD204B标准的接口方案中，时钟芯片同时给FPGA和ADC/DAC提供JESD204B使用的参考时钟和同步信号(SYSREF)，FPGA侧使用的SYSREF信号共经过两段走线，第一段是从时钟芯片到FPGA的输入管脚，第二段本文档来自技高网...

【技术保护点】
一种同步信号传输方法，其特征在于，该方法包括：现场可编程门阵列FPGA中的采样寄存器接收从所述FPGA的输入管脚传输的同步信号以及对该同步信号进行采样，该采样寄存器为所述FPGA中预设位置的寄存器；其中，从所述FPGA的输入管脚传输的同步信号是由该FPGA外部的时钟芯片，根据需要发送给该FPGA的参考时钟信号，对该同步信号的相位进行设置后发送给所述FPGA的输入管脚的；所述采样寄存器通过预先设置的满足预设时序要求的每一信号传输路径，将采样后的同步信号发送给所述FPGA中的使用该同步信号的每一寄存器，其中所述使用该同步信号的每一寄存器与所述每一信号传输路径一一对应。

【技术特征摘要】
1.一种同步信号传输方法，其特征在于，该方法包括：现场可编程门阵列FPGA中的采样寄存器接收从所述FPGA的输入管脚传输的同步信号以及对该同步信号进行采样，该采样寄存器为所述FPGA中预设位置的寄存器；其中，从所述FPGA的输入管脚传输的同步信号是由该FPGA外部的时钟芯片，根据需要发送给该FPGA的参考时钟信号，对该同步信号的相位进行设置后发送给所述FPGA的输入管脚的；所述采样寄存器通过预先设置的满足预设时序要求的每一信号传输路径，将采样后的同步信号发送给所述FPGA中的使用该同步信号的每一寄存器，其中所述使用该同步信号的每一寄存器与所述每一信号传输路径一一对应。2.根据权利要求1所述的方法，其特征在于，所述采样寄存器为所述FPGA内部的输入输出管脚单元IOB中的寄存器。3.根据权利要求1所述的方法，其特征在于，所述FPGA中的使用该同步信号的每一寄存器位于JESD204B模块中。4.一种同步信号传输方法，其特征在于，该方法包括：时钟芯片当确定需要发送同步信号给现场可编程门阵列FPGA时，根据需要发送给所述FPGA的参考时钟信号，对所述同步信号的相位进行设置；所述时钟芯片将所述设置后的同步信号发送给所述FPGA的输入管脚。5.根据权利要求4所述的方法，其特征在于，所述时钟芯片当确定需要发送同步信号给现场可编程门阵列FPGA时，根据需要发送给所述FPGA的参考时钟信号，对所述同步信号的相位进行设置，具体包括：当所述时钟芯片上电后，根据需要发送给所述FPGA的参考时钟信号的相位，以及预设的所述参考时钟信号与所述同步信号的相位差，对所述同步信号的相位进行设置。6.一种同步信号传输装置，其特征在于，包括：第一单元，用于接收从现场可编程门阵列FPGA的输入管脚传输的同步信号以及对该同步...

【专利技术属性】
技术研发人员：杨柳，杨笛，
申请(专利权)人：大唐移动通信设备有限公司，
类型：发明
国别省市：北京,11