元件芯片的制造方法技术

提供一种元件芯片的制造方法，抑制拾取时元件芯片的破裂。元件芯片的制造方法包括载置工序和等离子体切割工序。载置工序，将具备第1主面以及第2主面、并且具备多个元件区域以及划定元件区域的分割区域、并且形成了在元件区域中覆盖第1主面在分割区域中使第1主面露出的掩模的具有可挠性的半导体基板载置到载置台。等离子体切割工序，在载置台上将半导体基板的第1主面侧暴露于等离子体，从而在分割区域形成槽并且进行蚀刻，由此将半导体基板单片化为具备元件区域的多个元件芯片。半导体基板的厚度小于保持片的厚度。在等离子体切割工序中，在使槽的底部总是露出的状态下进行蚀刻，从而在元件芯片的侧面不形成扇形凹凸地将半导体基板单片化。

Method for manufacturing element chip

A method of manufacturing an element chip for suppressing the breakdown of an element chip during pickup is provided. A method of manufacturing an element chip includes a mounting process and a plasma cutting process. The process will have first main surface and the second main surface, and has a plurality of elements and regional segmentation and delimit the element region and formed in the region covering first elements on a main surface of the segmented regions so that the first main surface exposed mask has a semiconductor substrate mounted to the flexible mounting taiwan. The plasma cutting process, in carrying the first main surface of the semiconductor substrate on the side table is exposed to the plasma, thus groove is formed in the segmentation region and etching, whereby the semiconductor substrate has a plurality of components for monolithic chip element region. The thickness of the semiconductor substrate is less than the thickness of the holding sheet. In the plasma cutting process, the substrate is always etched in a state in which the bottom of the groove is always exposed, so that the semiconductor substrate is not formed in a fan-shaped manner at the side of the component chip.

【技术实现步骤摘要】
元件芯片的制造方法
本公开涉及在侧面没有通过重复蚀刻和保护膜的沉积而形成的扇形凹凸(scallop)(阶梯)的元件芯片的制造方法。
技术介绍
以往，在等离子体处理中，通过等离子体蚀刻将半导体基板单片化来制造元件芯片时，采用了能够进行深挖加工的所谓波希(Bosch)法(也称为TDM法)(例如，专利文献1)。在该工艺中，依次重复多次：在保持在切割胶带等保持片的半导体基板的表面沉积保护膜的工序、除去保护膜的一部分的工序、和在除去了保护膜的区域中对半导体基板进行等离子体蚀刻的工序。图5是示意性表示Bosch法的切割过程的概略剖视图。在Bosch工序中，首先，在一个主面(第2主面)被保持在保持片302的基材层302b上的粘合剂层302a上的半导体基板303的另一个主面(第1主面)形成掩模301(a)。掩模301形成为覆盖半导体基板303的第1主面具备的多个元件区域、并且露出分割多个元件区域的分割区域。通过各向同性的等离子体蚀刻从第1主面侧蚀刻分割区域，来形成槽304(b)。通过等离子体CVD在第1主面侧形成保护膜305(c)，通过各向异性的等离子体蚀刻，主要从槽304的底部除去保护膜305(d本文档来自技高网...

【技术保护点】
一种元件芯片的制造方法，包括：载置工序，将具备第1主面以及所述第1主面的相反侧的第2主面并且具备多个元件区域以及划定所述元件区域的分割区域的半导体基板在所述第2主面保持在保持片的状态下载置到等离子体处理装置具备的载置台，所述半导体基板具有可挠性，并且形成了在所述元件区域中覆盖所述第1主面、并且在所述分割区域中使所述第1主面露出的掩模；和等离子体切割工序，在所述载置台上将所述半导体基板的所述第1主面一侧暴露于等离子体，从而在所述分割区域形成槽并且从所述第1主面一侧蚀刻到所述第2主面，由此将所述半导体基板单片化为具备所述元件区域的多个元件芯片，所述半导体基板的厚度比所述保持片的厚度小，在所述等离子...

【技术特征摘要】
2016.03.09 JP 2016-0463441.一种元件芯片的制造方法，包括：载置工序，将具备第1主面以及所述第1主面的相反侧的第2主面并且具备多个元件区域以及划定所述元件区域的分割区域的半导体基板在所述第2主面保持在保持片的状态下载置到等离子体处理装置具备的载置台，所述半导体基板具有可挠性，并且形成了在所述元件区域中覆盖所述第1主面、并且在所述分割区域中使所述第1主面露出的掩模；和等离子体切割工序，在所述载置台上将所述半导体基板的所述第1主面一侧暴露于等离子体，从而在所述分...

【专利技术属性】
技术研发人员：置田尚吾，针贝笃史，伊藤彰宏，松原功幸，水野文二，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本,JP