一种新型的频率生成器制造技术

本发明专利技术公开了一种新型的频率生成器，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，晶体振荡器用于产生参考时钟信号；锁相环用于产生以参考时钟信号为基准的输出频率信号；接收机本振信号驱动电路中设置有混频器，混频器用于将参考时钟信号与输出频率信号进行混频得到混频信号，以使接收机本振信号驱动电路根据混频信号来产生支持FDD系统的下行频率；发射机本振信号驱动电路用于根据输出频率信号来产生支持FDD系统的上行频率。本发明专利技术提出的新型的频率生成器，只需要一个锁相环即可产生支持FDD系统的上下行频率，降低芯片面积和功耗。

A new type of frequency generator

The present invention discloses a novel frequency generator, including a phase-locked loop, receiver local oscillator signal driving circuit, transmitter local oscillator signal driving circuit and a crystal oscillator, crystal oscillator for generating a reference clock signal; phase locked loop for generating an output signal to the reference frequency of the reference clock signal; the receiver local oscillator signal driving a mixer setting circuit, mixer is used for mixing the obtained mixing signal reference clock signal and the output signal frequency, to enable the receiver local oscillator signal driving circuit to generate the downlink frequency support FDD system according to the mixing signal; the vibration signal transmitter circuit is used to generate the uplink frequency support FDD system according to the output frequency signal. The new frequency generator proposed by the invention only needs a phase locked loop to generate up and down frequency supporting the FDD system, thereby reducing chip area and power consumption.

【技术实现步骤摘要】

本专利技术涉及一种新型的频率生成器。
技术介绍
现有的频率生成器在应用在FDD(频分复用)系统中，为产生支持FDD系统的上下行频率，需要分别设计RXPLL(接收机锁相环)和TXPLL(发射机锁相环)，以通过RXPLL和TXPLL分别产生FDD系统中的上下行频率。由于PLL(锁相环)的电路设计复杂，成本和功耗都较高，因此现有的频率生成器需要设计的芯片面积和功耗的开销都较大。以上
技术介绍
内容的公开仅用于辅助理解本专利技术的构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述
技术介绍
不应当用于评价本申请的新颖性和创造性。
技术实现思路
为解决上述技术问题，本专利技术提出一种新型的频率生成器，只需要一个锁相环即可产生支持FDD系统的上下行频率，降低芯片面积和功耗。为了达到上述目的，本专利技术采用以下技术方案：本专利技术公开了一种新型的频率生成器，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：所述晶体振荡器用于产生参考时钟信号，所述晶体振荡器的输出端连接所述锁相环和所述接收机本振信号驱动电路本文档来自技高网...

【技术保护点】
一种新型的频率生成器，其特征在于，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：所述晶体振荡器用于产生参考时钟信号，所述晶体振荡器的输出端连接所述锁相环和所述接收机本振信号驱动电路的输入端以将所述参考时钟信号输送给所述锁相环和所述接收机本振信号驱动电路；所述锁相环用于产生以所述参考时钟信号为基准的输出频率信号，所述锁相环的输出端连接所述接收机本振信号驱动电路和所述发射机本振信号驱动电路的输入端以将所述输出频率信号输送给所述接收机本振信号驱动电路和所述发射机本振信号驱动电路；所述接收机本振信号驱动电路中设置有混频器，所述混频器用于将所述参考时钟信号与所述输出频...

【技术特征摘要】
1.一种新型的频率生成器，其特征在于，包括一个锁相环、接收机本振信号驱动电路、发射机本振信号驱动电路和晶体振荡器，其中：所述晶体振荡器用于产生参考时钟信号，所述晶体振荡器的输出端连接所述锁相环和所述接收机本振信号驱动电路的输入端以将所述参考时钟信号输送给所述锁相环和所述接收机本振信号驱动电路；所述锁相环用于产生以所述参考时钟信号为基准的输出频率信号，所述锁相环的输出端连接所述接收机本振信号驱动电路和所述发射机本振信号驱动电路的输入端以将所述输出频率信号输送给所述接收机本振信号驱动电路和所述发射机本振信号驱动电路；所述接收机本振信号驱动电路中设置有混频器，所述混频器用于将所述参考时钟信号与所述输出频率信号进行混频得到混频信号，以使所述接收机本振信号驱动电路根据所述混频信号来产生支持FDD系统的下行频率；所述发射机本振信号驱动电路用于根据所述输出频率信号来产生支持FDD系统的上行频率。2.根据权利要求1所述的频率生成器，其特征在于，所述接收机本振信号驱动电路中还设有接收机分频器，所述接收机分频器连接在所述接收机本振信号驱动电路的输出端处；所述发射机本振信号驱动电路设有发射机分频器，所述发射机分频器连接在所述发射机本振信号驱动电路的输出端处。3.根据权利要求1所述的频率生成器，其特征在于，所述接收机本振信号驱动电路中还设有陷波滤波器，所述陷波滤波器连接在所述接收机本振信号驱动电路的输出端处。4.根据权利要求3所述的频率生成器，其特征在于，所述陷波滤波器包括相互串联连接的电感和可调电容，所述可调电容的另一端接地，所述电感的另一端连接在所述接收机本振信号驱动电路的输出端处。5.根据权利要求1至4任一项所述的频率生成器，其特征在于，所述混频器为有源混频器或无源混频器；优选地，支持所述FDD系统的上行频率和下行频率的频差固定。...

【专利技术属性】
技术研发人员：冯海刚，
申请(专利权)人：清华大学深圳研究生院，
类型：发明
国别省市：广东;44