一种基于FPGA的科氏质量流量计数字驱动系统技术方案

本发明专利技术涉及流量检测领域，是一种基于FPGA的科氏质量流量计数字驱动系统，包括放大滤波电路、ADC1、ADC2、电压基准源、电压跟随器、ADC3、DDS、MDAC、功率放大电路、FPGA最小系统、DSP最小系统、SARAM、FRAM、人机接口、4～20mA电流、串口通信、脉冲输出、电源模块和FPGA程序。本发明专利技术以FPGA为核心，使用Verilog HDL语言编写程序，通过控制外部的DDS和MDAC输出驱动信号，来实现科氏质量流量计数字驱动控制中的频率、相位和幅值跟踪。本发明专利技术的优点在于：利用FPGA的并行执行特性，快速更新驱动信号；利用DDS和MDAC，避免了波形合成需要的大量算法。

A digital driving system of Coriolis mass flowmeter based on FPGA

The invention relates to the field of traffic detection, is a kind of driving system of digital Coriolis mass flowmeter based on FPGA, including ADC1, ADC2, amplifier and filter circuit, voltage reference, voltage follower, ADC3, DDS, MDAC, power amplifier circuit, the minimum system of FPGA, DSP, FRAM, SARAM minimum system, man-machine interface, 4 to 20mA current, serial communication, pulse output, power supply module and FPGA program. The invention takes FPGA as the core, using Verilog HDL language program, through the control of external DDS and MDAC output drive signal, to realize digital Coriolis mass flowmeter driving control of frequency, amplitude and phase tracking. The advantage of the invention is that the driving signal is updated rapidly by utilizing the parallel execution characteristic of FPGA; and a large number of algorithms required for waveform synthesis are avoided by using DDS and MDAC.

【技术实现步骤摘要】
一种基于FPGA的科氏质量流量计数字驱动系统
本专利技术涉及流量检测领域，是一种基于FPGA的科氏质量流量计数字驱动系统，特别是一种对信号进行IIR(无限冲击响应)数字滤波，过零检测判断信号过零点，三点反向Lagrange插值算法拟合过零点计算所需驱动信号频率，非线性相位与线性相位结合做相位跟踪，利用DDS(直接数字式频率合成器)输出驱动信号的频率、相位信息，非线性幅值控制算法做驱动幅值控制，利用MDAC(乘法数模转换器)输出驱动信号的幅值信息的科氏质量流量计数字驱动系统。
技术介绍
科里奥利质量流量计(以下简称为科氏质量流量计)可以直接测量质量流量，是当前发展最为迅速的流量计之一，具有广阔的应用前景。科氏质量流量计由两部分组成，一是一次仪表，包括流量管、磁电式速度传感器、激振器和温度传感器，二是变送器(又称二次仪表)，包括信号调理部分、处理部分和驱动部分。就驱动部分来说，要求驱动信号可以快速跟踪一次仪表中磁电式速度传感器的信号，使流量管工作在最佳状态。驱动部分的工作方式可分为模拟驱动、半数字驱动和数字驱动。当气液两相流或多相流发生时，需要快速地更新驱动信号，以便及时地向流量管提供足本文档来自技高网...

【技术保护点】
一种基于FPGA的科氏质量流量计数字驱动系统，包括放大滤波电路、模数转换器ADC1、模数转换器ADC2、电压基准源、电压跟随器、模数转换器ADC3、DDS、MDAC、功率放大电路、FPGA最小系统、DSP最小系统、SARAM(单向访问随机存取存储器)、FRAM(铁电存储器)、人机接口、4～20mA电流、串口通信、脉冲输出和电源模块，其特征在于：系统上电后，FPGA控制DDS与MDAC发出具有一定频率(流量管固有频率附近)、相位、幅值的驱动信号至激振器，使流量管做小幅度振动；位于流量管两侧的两个磁电式速度传感器输出两路正弦波信号，两路信号经两路参数相同的调理电路放大、滤波后分别被两个相同型号的模...

【技术特征摘要】
1.一种基于FPGA的科氏质量流量计数字驱动系统，包括放大滤波电路、模数转换器ADC1、模数转换器ADC2、电压基准源、电压跟随器、模数转换器ADC3、DDS、MDAC、功率放大电路、FPGA最小系统、DSP最小系统、SARAM(单向访问随机存取存储器)、FRAM(铁电存储器)、人机接口、4～20mA电流、串口通信、脉冲输出和电源模块，其特征在于：系统上电后，FPGA控制DDS与MDAC发出具有一定频率(流量管固有频率附近)、相位、幅值的驱动信号至激振器，使流量管做小幅度振动；位于流量管两侧的两个磁电式速度传感器输出两路正弦波信号，两路信号经两路参数相同的调理电路放大、滤波后分别被两个相同型号的模数转换器同时采样并转换为数字量，FPGA通过IO(输入输出)口读取两路采样数值；由于FPGA具有并行执行的特性，一边将两路信号先存至片内RAM，待DSP需要数据时传输给DSP进行质量流量计算、外设控制等；一边对一路磁电式速度传感器信号进行数字滤波，过零检测，然后利用三点反向Lagrange插值算法得出拟合过零点、计算单周期内采样点数得到信号频率参数，求取滤波器造成的非线性相位和其它的线性相位得到相位参数，FPGA通过IO口控制DDS输出驱动信号的频率、相位信息；在控制频率、相位的同时，利用非线性幅值控制算法得到驱动信号的幅值参数，FPGA通过IO口控制MDAC输出驱动信号的幅值信息；DDS输出的信号为驱动信号源，其输出经放大滤波后送入MDAC的模拟输入端，MDAC对其进行增益控制后，再经过功率放大，最终将驱动信号输出到激振器上，使得流量管在固有频率处稳幅振动。2.如权利要求1所述的一种基于FPGA的科氏质量流量计数字驱动系统，其特征在于：FPGA需将采到的两路数据传输给DSP做质量流量的计算；由于运算速度的限制，DSP可以对采样频率为3.75kHz的信号进行处理，而FPGA控制的两路ADC的采样频率为15kHz，所以，需对传输给DSP的数据做抽样处理。3.如权利要求1所述的一种基于FPGA的科氏质量流量计数字驱动系统，其特征在于：由于FPGA的并行特性，滤波算法的执行不会打断其它功能块的进行，因此，每读到一个采样值后立刻进行滤波处理，实时性很强；从ADC读取来的是一个24位有符号的二进制数，滤波器系数都...

【专利技术属性】
技术研发人员：徐科军，刘文，乐静，方正余，张建国，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽,34