一种基于双环频率综合的正交调制器输出DAC同步电路制造技术

本发明专利技术公开了一种基于双环频率综合的正交调制器输出DAC同步电路，包括I路频率综合器、Q路频率综合器、I路DAC、Q路DAC和可变延时模块，I路频率综合器产生I路DAC所需的采样时钟，I路DAC对I路DAC采样时钟进行1/N分频处理，一路发送至正交调制器的I路、Q路，使正交调制器I路、Q路数据按照I路分频时钟同步处理和输出，另一路经相位延迟后，输出给Q路频率综合器；Q路频率综合器以I路分频时钟作为参考信号，将其与Q路DAC输出的Q路分频时钟进行鉴相、低通滤波和N倍频，产生Q路DAC采样时钟。本发明专利技术解决星载高可靠调制器I/Q路高速DAC输出数据不同步的问题。

【技术实现步骤摘要】
一种基于双环频率综合的正交调制器输出DAC同步电路
本专利技术属于卫星通信同步电路
，具体涉及一种基于双环频率综合的正交调制器输出DAC同步电路，可以用于高可靠星载GMSK调制器，也可用于其他星载模拟正交调制器的I、Q路DAC数据同步。
技术介绍
随着卫星技术的发展，星载调制器的调制方式须满足带外辐射小、频带利用率高且可靠性高的需求。GMSK调制是一种典型的恒包络数字调制技术，具有带外辐射小、频带利用率及适合非线性信道传输的特点。因此，星载调制器采取GMSK调制方式。GMSK调制器是正交调制器，对于正交调制器而言，基带数据DAC的I/Q同步是影响调制器性能的关键，I/Q基带DAC数据同步直接影响星载调制器的高低温下频谱性能、旁瓣抑制等指标甚至影响解调性能。如图1所示，现有的GMSK调制器包括数字信号基带成形处理FPGA，用于对I路和Q路数字信号进行基带成形处理；成形后的I路和Q路信号通过高速DAC完成数模转换；高速DAC输出的模拟信号(I+、I-和Q+、Q-)经过电平转换进行微波调制，形成微波调制射频信号。如图2所示，上述电路中具体的I路DAC和Q路DAC时钟方案为：I路和Q路本文档来自技高网...

【技术保护点】
一种基于双环频率综合的正交调制器输出DAC同步电路，其特征在于包括I路频率综合器、Q路频率综合器、I路DAC、Q路DAC和可变延时模块，其中：I路频率综合器，用于产生I路DAC所需的采样时钟，将该采样时钟输出至I路DAC，所述I路DAC采样时钟频率记为fs；I路DAC，根据I路DAC采样时钟fs对正交调制器输出的I路数字信号进行数模转换，得到I路模拟信号，对I路DAC采样时钟进行

【技术特征摘要】
1.一种基于双环频率综合的正交调制器输出DAC同步电路，其特征在于包括I路频率综合器、Q路频率综合器、I路DAC、Q路DAC和可变延时模块，其中：I路频率综合器，用于产生I路DAC所需的采样时钟，将该采样时钟输出至I路DAC，所述I路DAC采样时钟频率记为fs；I路DAC，根据I路DAC采样时钟fs对正交调制器输出的I路数字信号进行数模转换，得到I路模拟信号，对I路DAC采样时钟进行分频处理，得到频率为的I路分频时钟，将I路分频时钟分成两路，一路发送至正交调制器的I路、Q路时钟输入端，使正交调制器I路、Q路数据按照I路分频时钟同步处理和输出，另一路发送至可变延时模块，所述N≥2；可变延时模块，将I路分频时钟进行相位延迟后，输出给Q路频率综合器；Q路频率综合器，以I路分频时钟作为参考信号，将其与Q路DAC输出的Q路分频时钟进行鉴相、低通滤波和N倍频，产生Q路DAC采样时钟，输出至Q路DAC，所述Q路DAC采样时钟的频率与I路DAC采样时钟的频...

【专利技术属性】
技术研发人员：宋宝相，赵俊艺，何兵哲，张伟，徐进，邹少存，贾宏丽，
申请(专利权)人：西安空间无线电技术研究所，
类型：发明
国别省市：陕西,61