一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板技术

本申请公开了一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板。该方法包括在非显示区形成图形化的掩膜；对该图形化的掩膜覆盖不到的非显示区部分进行刻蚀；沉积透明电极层，以在该图形化的掩膜表面及非显示区被刻蚀的表面分别形成图形化的第一透明电极层及图形化的第二电极层；去除该图形化的掩膜。通过该方法能够提高阵列基板掩膜的剥离效率，进而提高显示面板的制作效率。

【技术实现步骤摘要】
一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板
本申请涉及显示面板
，特别是涉及一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板。
技术介绍
三道光罩制程技术是一种能极大化缩减显示面板的阵列基板光罩次数的新型技术，该技术不仅可节约阵列基板的制造成本，还可缩短其制作工序时间，提高产能。三道光罩制程中的剥离制程是先形成图形化的掩膜，然后在掩膜上形成透明电极层，最后通过剥离液去除掩膜及掩膜上的透明电极层，从而形成图形化的透明电极层。掩膜剥离速度跟被剥离的掩膜的整块面积有关，需要被剥离的掩膜的整块面积越大，剥离液浸润该掩膜的时间就越久，剥离时间也就越长。本申请的专利技术人在长期的研发中发现，在目前现有技术中，由于阵列基板的显示区需要形成图形化的透明电极层，而非显示区并不需要保留透明电极层，因此，通常会在显示区表面形成图形化的掩膜，而在非显示区直接形成整块非图形化的掩膜，但在采用剥离液去除该掩膜时，非显示区的非图形化掩膜由于面积相对较大，剥离液完全浸透该非图形化的掩膜的时间远大于浸透显示区的图形化的掩膜的时间，从而导致整个阵列基板掩膜的剥离效率降低，从而降低显示面板的制作效率。
技术实现思路
本申请主要解决的技术问题是提供一种提高阵列基板掩膜剥离效率的方法、阵列基板及显示面板，以提高该阵列基板制作过程中掩膜剥离的效率，进而提高该显示面板的制作效率。为解决上述技术问题，本申请采用的一个技术方案是：提供一种提高阵列基板掩膜剥离效率的方法。所述阵列基板包括显示区及设置在所述显示区周围的非显示区，所述方法包括：在所述非显示区形成图形化的掩膜；对所述图形化的掩膜覆盖不到的所述非显示区部分进行刻蚀；沉积透明电极层，以在所述图形化的掩膜表面及所述非显示区被刻蚀的表面分别形成图形化的第一透明电极层及图形化的第二电极层；去除所述图形化的掩膜。为解决上述技术问题，本申请采用的另一个技术方案是：提供一种阵列基板。所述阵列基板包括显示区及设置在所述显示区周围的非显示区；所述非显示区设有蚀刻槽，所述蚀刻槽内嵌有透明电极层，所述蚀刻槽的分布轮廓由图形化的掩膜定义。为解决上述技术问题，本申请采用的又一个技术方案是：提供一种显示面板。所述显示面板包括第一基板、第二基板及液晶层；所述第一基板和/或第二基板为上述阵列基板；其中，液晶层位于所述第一基板及所述第二基板之间，且在所述第一基板及所述第二基板的控制下调节背光的透过率。本申请实施例的有益效果是：区别于现有技术，本申请实施例首先在非显示区形成图形化的掩膜，并对该图形化的掩膜覆盖不到的非显示区部分进行刻蚀；然后在该图形化的掩膜表面及非显示区被刻蚀的表面分别沉积并形成图形化的第一透明电极层及图形化的第二电极层；最后去除该图形化的掩膜。本申请实施例将需剥离的掩膜制作为图形化的掩膜，使得剥离液可以通过图形化的掩膜的所有侧边而不仅仅是其周围的侧边，对该其进行浸润，通过这种方式，能够明显提高阵列基板掩膜的剥离效率，进而提高显示面板的制作效率。附图说明图1是本申请提高阵列基板掩膜剥离效率的方法的流程示意图；图2是本申请阵列基板掩膜剥离工艺一实施例的流程示意图；图3是图2实施例中图形化的非显示区一实施例的结构示意图；图4是本申请的图形化的掩膜一实施例的结构示意图；图5是本申请的图形化的掩膜另一实施例的结构示意图；图6是本申请阵列基板一实施例的结构示意图；图7是本申请显示面板的一实施例的结构示意图。具体实施方式一并参阅图1及图2，图1是本申请提高阵列基板掩膜剥离效率的方法的流程示意图；图2是本申请阵列基板掩膜剥离工艺一实施例的流程示意图。本申请的阵列基板包括显示区及设置在显示区周围的非显示区。本实施例包括以下步骤：步骤101：在非显示区201形成图形化的掩膜202(如图2第一张图所示)。在阵列基板的制作过程中，掩膜202主要为形成各图形化的膜层提供刻蚀模板，其图形随着各膜层的图形而定。在一个应用场景中，掩膜为光刻胶。光刻胶由感光树脂、增感剂和溶剂三种主要成分组成的对光敏感的混合液体。它具有良好的流动性和覆盖。当然，在其它应用场景中，还可以采用其它的材料代替光刻胶。步骤102：对图形化的掩膜202覆盖不到的非显示区部分203进行刻蚀。可以理解为，将非显示区201刻蚀成图形化的非显示区201(如图2第二张图所示)。在一个应用场景中，本实施例的掩膜202的图形与非显示区201的图形完全重叠且吻合。刻蚀就是用化学的、物理的或同时使用化学和物理的方法，有选择地把没有被抗蚀剂掩蔽的那一部分膜层除去，从而在膜上得到和抗蚀剂膜上完全一致的图形。刻蚀技术主要分为干法刻蚀与湿法刻蚀。干法刻蚀主要利用反应气体与等离子体进行刻蚀；而湿法刻蚀主要利用化学试剂与被刻蚀材料发生化学反应进行刻蚀。本实施例不对刻蚀的具体类型做限定。可选地，本实施例的非显示区201上表面从上到下设有钝化层204及绝缘层205，且钝化层204位于绝缘层205和图形化的掩膜202之间；在一个应用场景中，可将钝化层204刻蚀成图形化的钝化层204，在其它应用场景中，还可将钝化层301及绝缘层302刻蚀成图形化的钝化层301及图形化的绝缘层302(如图3所示)。步骤103：沉积透明电极层206及207，以在图形化的掩膜202表面及非显示区201被刻蚀的表面分别形成图形化的第一透明电极层206及图形化的第二电极层207(如图2第三张图所示)。可选地，本实施例的图形化的钝化层204的图形厚度，或图形化的钝化层301及图形化的绝缘层302的图形厚度和不小于第二透明电极层207的厚度。通过上述设置，本实施例的整个第二透明电极层207嵌入到了非显示区201的钝化层204,或钝化层301及绝缘层302，从而使剥离液能完全接触图形化的掩膜202的整个侧边，且使第二透明电极层207顶面不高于钝化层204或301的顶面，进而使非显示区201的表面不会残留相对上表面突出的第二透明电极层207，能减少第二透明电极层207对非显示区201对阵列基板及显示面板带来的静电干扰。透明电极层是阵列基板中不可或缺的组成部分。它主要用于给阵列基板提供透明电极。在一个应用场景中，透明电极层为掺锡氧化铟(IndiumTinOxide，ITO)材料。当然，在其它应用场景中，也可以采用其它具有可轻松弯曲、有助于降低成本以及光线透过率高等特点的新材料代替ITO，例如纳米氧化锌等。步骤104：去除图形化的掩膜202(如图2第四张图所示)。区别于现有技术，本实施例将需剥离的掩膜制作为图形化的，使得剥离液可以通过图形化的掩膜的所有侧边而不仅仅是其周围的侧边，对该图形化的掩膜进行浸润，通过这种方式，能够提高该掩膜的剥离速度，从而能够明显提高阵列基板的掩膜的剥离效率，进而提高显示面板的制作效率。可选地，本实施例的步骤104具体包括：将剥离液浸润第一透明电极层206和第二透明电极207覆盖不到的掩膜表面，以剥离图形化的掩膜202。剥离液主要通过掩膜202的侧边的浸入图形化的掩膜202，并与掩膜202发生反应，使掩膜202膨胀、浸润而被剥离。当然，剥离液成分应与掩膜202的成分相匹配，即二者能产生反应，以达到快速剥离的目的。对于掩膜及剥离液的具体成分这里不做限定。可选地，参阅图4，图4是本申请的图形化的本文档来自技高网...

【技术保护点】
一种提高阵列基板掩膜剥离效率的方法，所述阵列基板包括显示区及设置在所述显示区周围的非显示区，其特征在于，包括：在所述非显示区形成图形化的掩膜；对所述图形化的掩膜覆盖不到的所述非显示区部分进行刻蚀；沉积透明电极层，以在所述图形化的掩膜表面及所述非显示区被刻蚀的表面分别形成图形化的第一透明电极层及图形化的第二电极层；去除所述图形化的掩膜。

【技术特征摘要】
1.一种提高阵列基板掩膜剥离效率的方法，所述阵列基板包括显示区及设置在所述显示区周围的非显示区，其特征在于，包括：在所述非显示区形成图形化的掩膜；对所述图形化的掩膜覆盖不到的所述非显示区部分进行刻蚀；沉积透明电极层，以在所述图形化的掩膜表面及所述非显示区被刻蚀的表面分别形成图形化的第一透明电极层及图形化的第二电极层；去除所述图形化的掩膜。2.根据权利要求1所述的方法，其特征在于，所述去除所述图形化的掩膜的方法包括：将剥离液浸润所述第一透明电极层和所述第二透明电极覆盖不到的所述掩膜表面，以剥离所述图形化的掩膜。3.根据权利要求1所述的方法，其特征在于，在所述非显示区上表面从上到下设有钝化层及绝缘层，且所述钝化层位于所述绝缘层和所述图形化的掩膜之间；所述对所述图形化的掩膜覆盖不到的所述非显示区部分进行刻蚀的方法包括：将所述钝化层刻蚀成图形化的钝化层，或将所述钝化层及所述绝缘层刻蚀成图形化的钝化层及图形化的绝缘层。4.根据权利要求3所述的方法，其特征在于，所述图形化的钝化层的图形厚度，或所述图形化的钝化层及所述图形化的绝缘层的图形厚度和不小于所述第二透明电极层的厚度，以使所述剥离液能接触所述图形化的掩膜的整个侧边，且使所述第二透明电极层顶面不高于所述钝化层的顶面。5....

【专利技术属性】
技术研发人员：曾勉，刘晓娣，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44