一种DDS信号发生和无线数字存储示波器装置制造方法及图纸

本实用新型专利技术公开了一种DDS信号发生和无线数字存储示波器装置，包括依次通讯连接的DDS与DSO子系统模块、主控模块、蓝牙模块和Android终端，所述DDS与DSO子系统模块的输出端与DDS输出信号处理模块的输入端相连，所述DDS输出信号处理模块的输出端依次连有BNC接口1和BNC连接线，所述DDS与DSO子系统模块的输入端还DSO输入信号处理模块的输出端相连，所述DSO输入信号处理模块的输入端连有BNC接口2，所述BNC接口2与衰减探头相连。本实用新型专利技术的一种DDS信号发生和无线数字存储示波器装置，使用Android终端显示探头检测信号并控制DDS的输出波形的参数，使得整体系统机构紧凑，集成度高，减小体积，降低功耗，提高人机交互。

【技术实现步骤摘要】
一种DDS信号发生和无线数字存储示波器装置
本技术属于射频通信
，具体涉及一种DDS信号发生和无线数字存储示波器装置。
技术介绍
信号发生器和数字示波器作为实验信号测量和分析的两种仪器，其中，DDS(直接数字式频率合成器)具有可发生任意波形、精度高等优点，DSO(数字存储示波器)可长期储存波形并具有波形分析处理能力等优点，这使得它们在电子测量
日益普及。在国内，数字示波器领域的技术研究尚处于初级阶段，品牌数字示波器几乎被国外厂家全部占领。但是由于国内消费水平相对较低，昂贵的数字示波器的消费能力非常有限，难于普及，仍然还有大量的模拟示波器在使用，这些都严重的妨碍我国在数字示波器领域的发展。传统的模拟示波器存在诸多弊端：第一，模拟示波器升级困难；第二，模拟示波器的造价高；第三，模拟示波器的精度低；第四，模拟示波器操作复杂；第五，模拟示波器处理的是模拟信号，模拟信号处理起来很困难。另外，传统信号发生器和示波器的体积都比较大，需要通过各种连接线连接，不便于操作携带。
技术实现思路
本技术要解决的技术问题是能够克服传统示波器体积大、功能单一、造价高、精度低、操作复杂和数据引线容易破损，接触不良造成检测到的信号不精确等缺点，而提供一种成本低，便携方便，集成度高，功耗低，易操作的既能提供信号发生又能检测信号的DDS信号发生和无线数字存储示波器装置。为解决上述技术问题，本技术采用的技术方案为：一种DDS信号发生和数字存储示波器装置，包括依次通讯连接的DDS与DSO子系统模块、主控模块、蓝牙模块和Android终端，所述DDS与DSO子系统模块的输入端与DDS输出信号处理模块的输入端相连，所述DDS输出信号处理模块的输出端依次连有BNC接口1和BNC连接线，所述DDS与DSO子系统模块的输入端与DSO输入信号处理模块的输出端相连，所述DSO输入信号处理模块的输入端连有BNC接口2，所述BNC接口2与衰减探头相连，所述蓝牙模块、主控模块、DDS与DSO子系统模块、DDS输出信号处理模块和DSO输入信号处理模块分别与电源控制模块电相连。所述主控制模块包括STM32F103VC单片机。所述DDS与DSO子系统模块包括EP4CE6E22C8NFPGA芯片，所述EP4CE6E22C8NFPGA芯片包括依次连接的相位累加器和波形表储存器，所述波形表储存器与所述DDS输出信号处理模块相连，所述相位累加器与所述主控模块相连，寄存器的一端与所述DSO输入信号处理模块相连。另一端与所述主控模块相连。所述DDS输出信号处理模块包括依次单向连接的DAC电路、运算放大电路、低通滤波电路，所述低通滤波电路与所述BNC接口1相连，所述DAC电路与所述DDS与DSO子系统模块相连。所述DAC电路包括AD9708芯片，所述运算放大电路包括AD8605芯片，所述低通滤波电路包括四阶低通滤波器。所述蓝牙模块包括HC-05。所述电源控制模块包括5V/3A电源适配器接口、降压电路、稳压电路1、稳压电路2、升降压式变换电路，所述5V/3A电源适配器接口和所述降压电路相连，所述稳压电路1接所述降压电路的3.3V输出电压，所述稳压电路2接所述降压电路的5V输出电压，所述升降压式变换电路分别接所述降压电路的5V输出电压和地。所述升降压式变换电路包括MC34063ADR芯片，所述降压电路包括AOZ1016AI芯片。本技术的有益效果：本技术提供的一种DDS信号发生和数字存储示波器装置，使用Android终端显示探头检测信号并控制DDS的输出波形的类型、频率、相位和幅度等参数，使得整体系统机构紧凑，集成度高，减小了体积，降低了功耗，提高了人机交互；数据传输采用蓝牙模块可以避免输出数据引线破损，接触不良造成检测到的信号不精确的问题；DDS输出信号处理模块中的8位D/A转换器AD9708，转换速率高达125MSPS；DSO输入信号模块的8位A/D转换器AD9280，能够有效地测量各种高、低速的电压信号。附图说明图1为本技术一种DDS信号发生和无线数字存储示波器装置的结构框图。图2为本技术一种DDS信号发生和无线数字存储示波器装置的主控模块连接图。图3为本技术一种DDS信号发生和无线数字存储示波器装置的DDS输入信号处理模块结构框图。图4为本技术一种DDS信号发生和无线数字存储示波器装置的DSO输出信号处理模块。图5为本技术一种DDS信号发生和无线数字存储示波器装置中电源模块的结构框图。具体实施方式下面结合附图对本技术作进一步描述，以下实施例仅用于更加清楚地说明本技术的技术方案，而不能以此来限制本技术的保护范围。如图1所示，一种DDS信号发生和数字存储示波器装置，包括依次通讯连接的DDS与DSO子系统模块、主控模块、蓝牙模块和Android终端，所述DDS与DSO子系统模块的输出端与DDS输出信号处理模块的输入端相连，所述DDS输出信号处理模块的输出端依次连有BNC接口1和BNC连接线，所述DDS与DSO子系统模块的输入端与DSO输入信号处理模块的输出端相连，所述DSO输入信号处理模块的输入端连有BNC接口2，所述BNC接口2与衰减探头相连，所述蓝牙模块、主控模块、DDS与DSO子系统模块、DDS输出信号处理模块和DSO输入信号处理模块分别与电源控制模块电相连。其中，DDS输出信号处理模块通过BNC接口1和BNC连接线输出波形信号，DSO输入信号处理模块通过BNC接口2连接衰减探头，所述DSO输入信号处理模块通过衰减探头来测量外部信号、并转换成数字信号存储于DDS与DSO子系统模块的RAM中；所述控制模块通过蓝牙模块与Android终端进行通信。如图2所示，所述主控制模块优选为STM32F103VC单片机。STM32F103VC单片机通过蓝牙模块与Android终端进行通信，蓝牙模块接电源控制模块提供的+5V电压，蓝牙模块的TXD、RXD分别依次与STM32F103VC单片机的PB10、PB11相连；所述蓝牙模块优选为HC-05，其波特率为1382400bps，抗干扰能力强，发送速度快，实际测量发送到接收时间可达到5us，可以避免使用数据引线接触不良造成误差，Android终端还可以通过蓝牙模块设置DDS波形信号参数，降低了成本与功耗，提高了人机交互。所述DDS与DSO子系统模块优选为EP4CE6E22C8NFPGA芯片，所述EP4CE6E22C8NFPGA芯片包括相位累加器、波形表储存器和寄存器，相位累加器和波形表储存器依次连接，所述波形表储存器与所述DDS输出信号处理模块相连，所述相位累加器与所述主控模块相连，寄存器的一端与所述DSO输入信号处理模块相连。另一端与所述主控模块相连。FPGA的PIN_142、PIN_141、PIN_28、PIN_30、PIN_31、PIN_32、PIN_33、PIN_34、PIN_[127..138]的16位FSMC接口分别与主控模块STM32F103VC的PD1、PD0、PD15、PD14、PD12、PD10、PD9、PD8、PE[7..15]管脚相连进行数据通讯。如图3所示，所述DDS输出信号处理模块包括依次单向连接的DAC电路、运算放大电路、低通滤波电路，所述低本文档来自技高网...

【技术保护点】
一种DDS信号发生和无线数字存储示波器装置，其特征在于：包括依次通讯连接的DDS与DSO子系统模块、主控模块、蓝牙模块和Android终端，所述DDS与DSO子系统模块的输出端与DDS输出信号处理模块的输入端相连，所述DDS输出信号处理模块的输出端依次连有BNC接口1和BNC连接线，所述DDS与DSO子系统模块的输入端与DSO输入信号处理模块的输出端相连，所述DSO输入信号处理模块的输入端连有BNC接口2，所述BNC接口2与衰减探头相连，所述蓝牙模块、主控模块、DDS与DSO子系统模块、DDS输出信号处理模块和DSO输入信号处理模块分别与电源控制模块电相连。

【技术特征摘要】
1.一种DDS信号发生和无线数字存储示波器装置，其特征在于：包括依次通讯连接的DDS与DSO子系统模块、主控模块、蓝牙模块和Android终端，所述DDS与DSO子系统模块的输出端与DDS输出信号处理模块的输入端相连，所述DDS输出信号处理模块的输出端依次连有BNC接口1和BNC连接线，所述DDS与DSO子系统模块的输入端与DSO输入信号处理模块的输出端相连，所述DSO输入信号处理模块的输入端连有BNC接口2，所述BNC接口2与衰减探头相连，所述蓝牙模块、主控模块、DDS与DSO子系统模块、DDS输出信号处理模块和DSO输入信号处理模块分别与电源控制模块电相连。2.根据权利要求1所述的一种DDS信号发生和无线数字存储示波器装置，其特征在于：所述主控制模块包括STM32F103VC单片机。3.根据权利要求1所述的一种DDS信号发生和无线数字存储示波器装置，其特征在于：所述DDS与DSO子系统模块包括EP4CE6E22C8NFPGA芯片，所述EP4CE6E22C8NFPGA芯片包括依次连接的相位累加器和波形表储存器，所述波形表储存器与所述DDS输出信号处理模块相连，所述相位累加器与所述主控模块相连，寄存器的一端与所述DSO输入信号处理模块相连，另一端与所述主控模块相连。4.根据...

【专利技术属性】
技术研发人员：刘恒，熊丰，徐佳棋，
申请(专利权)人：南京信息工程大学，
类型：新型
国别省市：江苏,32