一种优化PCIE连接器区域信号质量的设计方法技术

本发明专利技术公开了一种优化PCIE连接器区域信号质量的设计方法，包括以下步骤：S1、根据走线层数要求和板厚要求设计叠层；S2、根据叠层及设计阻抗计算具体信号走线的线宽线距；S3、提取参考层补偿前pin和差分线模型；S4、根据走线情况进行参考层补偿；S5、提取参考层补偿后pin和差分线模型；S6、使用HSPICE进行仿真，比对参考层补偿前后阻抗差异，选择最优的补偿大小作为最后设计。有效改善信号因阻抗不连续带来的反射问题，提升信号质量；本发明专利技术可广泛应用于高速线连接器位置走线，是一种兼顾性较好的板上走线设计方法。

【技术实现步骤摘要】
一种优化PCIE连接器区域信号质量的设计方法
本专利技术涉及PCB设计
，尤其是一种优化PCIE连接器区域信号质量的设计方法。
技术介绍
PCB板上走线都有各自要求的特性阻抗值(比如：单端信号50ohm、PCIEGen3信号阻抗为85ohm、SATA信号阻抗为100ohm、DDR4信号阻抗为40ohm等)。传输路径上的阻抗不连续点阻抗是信号传输中很重要的一个参数，传输线阻抗计算公式：其中，εr为介质介电常数，H为到参考层距离，W为线宽，T为传输线铜厚，从阻抗计算公式可知：阻抗值与H成正比，也就是说传输线距离参考平面(也称回流路径)越远，其值越大。信号反射定量分析公式：在阻抗突变界面有一部分能量会反射回来，剩余能力继续往前传播，这不仅会造成能量的无谓消耗，更严重的是会带来码间干扰，也就是说反射的那部分能量会叠加到后来的信号上，如图1所示。尤其是长距离传输后信号能量衰减严重，此时有反射叠加的话会造成误码率提升。通过以上分析得知，如果不能保证传输线路径上的阻抗一致性，在接收端接收到的信号质量会变差，以PCIE信号为例，连接器区域是信号路径上的不连续点，此处的处理尤其重要，连接器在PC本文档来自技高网...

【技术保护点】
一种优化PCIE连接器区域信号质量的设计方法，其特征在于，包括以下步骤：S1、根据走线层数要求和板厚要求设计叠层；S2、根据叠层及设计阻抗计算具体信号走线的线宽线距；S3、提取参考层补偿前pin和差分线模型；S4、根据走线情况进行参考层补偿；S5、提取参考层补偿后pin和差分线模型；S6、使用HSPICE进行仿真，比对参考层补偿前后阻抗差异，选择最优的补偿大小作为最后设计。

【技术特征摘要】
1.一种优化PCIE连接器区域信号质量的设计方法，其特征在于，包括以下步骤：S1、根据走线层数要求和板厚要求设计叠层；S2、根据叠层及设计阻抗计算具体信号走线的线宽线距；S3、提取参考层补偿前pin和差分线模型；S4、根据走线情况进行参考层补偿；S5、提取参考层补偿后pin和差分线模型；S6、使用HSPICE进行仿真，比对参考层补偿前后阻抗差异，选择最优的补偿大小作为最后设计。2.如权利要求1所述的一种优化PCIE连接器区域信号质量的设计方法，其特征在于，步骤S2中，根据叠层及设计阻抗计算具体信号走线的线宽线距具体步骤为根据参考层厚度、参考层介质dk值、spec阻抗值...

【专利技术属性】
技术研发人员：孙龙，张长林，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南,41