以太网数据帧的前向纠错系统、方法及编码、解码装置制造方法及图纸

本发明专利技术提供了一种以太网数据帧的前向纠错系统、方法及编码、解码装置，实现了针对以太网数据帧的前向纠错编码和前向纠错解码，提高了数据传输的准确性。另外，本发明专利技术将FEC编解码技术与以太网技术融合，并提出利用乒乓操作和FIFO缓存，解决因冗余校验位造成的传输速率不匹配的问题，有效降低了高速率、长距离通信对物理信道的要求，实现通信双方的可靠通信。

Forward error correcting system, method and coding and decoding device of Ethernet data frame

The present invention provides an Ethernet data frame of FEC encoding and decoding system, method and device to realize the Ethernet data frame of FEC encoding and decoding FEC, improve the accuracy of data transmission. In addition, the invention of the FEC encoding and decoding technology integration with Ethernet technology, and puts forward the ping-pong operation and FIFO cache, because of redundancy check bit transmission rate caused by the mismatch problem, effectively reduces the requirement of high speed and long distance communication of physical channel, realize communication reliable communication.

【技术实现步骤摘要】
以太网数据帧的前向纠错系统、方法及编码、解码装置
本专利技术涉及以太网通信领域，具体涉及一种以太网数据帧的前向纠错系统、方法及编码、解码装置。
技术介绍
以太网是一项被广泛应用的技术，绝大多数的局域网均采用以太网标准。并且近些年来，随着以太网传输速率和传输距离的提升，越来越多的广域网也开始采用以太网标准。高速率、长距离的信息传输对物理信道提出了较高的要求，但是由于噪声、色散和衰减等原因会造成以太网传输误码率的提升。
技术实现思路
(一)要解决的技术问题本专利技术的目的在于提供一种以太网数据帧的前向纠错系统、方法及编码、解码装置，以解决上述的至少一项技术问题。(二)技术方案本专利技术的一方面提供了一种以太网数据帧的前向纠错编码装置，包括：第一编码器和第二编码器，用于对X组K字节的第一数据组交替进行前向纠错编码处理，得到X组对应的N-K字节的第一校验位，其中，所述第一数据组由第一以太网数据帧分组得到，X、K和N均为正整数，且N＞K；第一先进先出缓存器，与所述第一编码器和第二编码器电性连接，用于缓存第一编码器和第二编码器输出的第一校验位；以及数据输出选择控制器，电性连接第一编码器、第二编码器和第一先进先出缓存器，用于选择、控制输出第一编码器和第二编码器输出的第一数据组和第一校验位，同时得到第一编码数据帧。可选地，该系统还包括：第三先进先出缓存器和第四先进先出缓存器，分别与第一编码器和第二编码器电性连接，用于交替缓存并分别输出所述K字节的第一数据组至所述第一编码器和第二编码器。本专利技术的另一专利技术，还提供了一种以太网数据帧的前向纠错解码装置，包括：一第二先进先出缓存器、第一解码器和第二解码器，其中，该第二先进先出缓存器，与第一解码器和第二解码器电性连接，用于缓存外部输入的第二编码数据帧，并输出X组N字节的第二编码数据组至第一解码器和第二解码器，其中，所述X组第二编码数据组由所述第二编码数据帧剔除帧结束符后分组得到；以及第一解码器和第二解码器，用于交替对所述第二编码数据组剔除N-K字节的第二校验位，得到X组K字节的第二数据组，并将所述第二数据组进行组合得到第二以太网数据帧，其中，X、K和N均为正整数，且N＞K。本专利技术的又一方面，还提供了一种以太网数据帧的前向纠错系统，第一编码器、第二编码器、第一先进先出缓存器、数据输出选择控制器、一第二先进先出缓存器、第一解码器和第二解码器，其中，第一编码器和第二编码器，用于对X组K字节的第一数据组交替进行前向纠错编码处理，得到X组对应的N-K字节的第一校验位，其中，所述第一数据组由第一以太网数据帧分组得到，X、K和N均为正整数，且N＞K；第一先进先出缓存器，与所述第一编码器和第二编码器电性连接，用于缓存第一编码器和第二编码器输出的第一校验位；数据输出选择控制器，电性连接第一编码器、第二编码器和第一先进先出缓存器，用于选择、控制输出第一编码器和第二编码器输出的第一数据组和第一校验位，同时得到第一编码数据帧；第二先进先出缓存器，与所述第一解码器和第二解码器电性连接，用于缓存外部输入的第二编码数据帧，并输出X组N字节的第二编码数据组至第一解码器和第二解码器，其中，所述X组第二编码数据组由所述第二编码数据帧剔除帧结束符后分组得到；以及第一解码器和第二解码器，用于交替对所述第二编码数据组剔除N-K字节的第二校验位，得到X组K字节的第二数据组，并将所述第二数据组进行组合得到第二以太网数据帧。可选地，所述前向纠错编码与前向纠错解码采用RS码，所述RS码为RS(255，239)码，所述K为239，所述N为255。可选地，所述第一编码数据帧依次为X组第一数据组、X组第一校验位和帧结束符；或者所述第一编码数据帧依次为第一组第一数据组和第一校验位、第二组第一数据组和第一校验位，至第X组第一数据组和第一校验位，以及帧结束符；所述第二编码数据帧依次为X组第二数据组、X组第二校验位和帧结束符；或者所述第二编码数据帧依次为第一组第二数据组和第二校验位、第二组第二数据组和第二校验位，至第X组第二数据组和第二校验位，以及帧结束符。可选地，所述以太网数据帧的前向纠错系统基于FPGA芯片。本专利技术的又一方面，还提供了一种以太网数据帧的前向纠错编码方法，包括步骤：对第一以太网数据帧分组，得到X组K字节的第一数据组；交替处理所述第一数据组，得到X组对应的N-K字节的第一校验位，其中，X、K和N均为正整数，且N＞K；以及将所述第一数据组尾后依次加入所述第一校验位以及帧结束符，得到并输出第一编码数据帧，完成以太网数据帧的前向纠错编码。可选地，对于长度不足K字节的第一数据组，在其组尾填充0，直至该组数据的长度为K字节，且对于填充0的第一数据组，在编码结束后丢弃其中填充的0。本专利技术的再一方面，还提供了一种以太网数据帧的前向纠错解码方法，其中，包括步骤：对外部输入的第二编码数据帧分组，得到X组N字节的第二编码数据组；交替对第二编码数据组剔除N-K字节的第二校验位，得到X组K字节的第二编码数据组，其中，X、K和N均为正整数，且N＞K；以及将所述第二数据组进行组合得到第二以太网数据帧，完成以太网数据帧的前向纠错解码。(三)有益效果本专利技术相较于现有技术具有以下优点：1、本专利技术将FEC编解码技术与以太网技术融合，并提出利用乒乓操作和FIFO缓存，解决因冗余校验位造成的传输速率不匹配的问题。通过对以太网数据帧应用FEC编解码技术，有效降低了高速率、长距离通信对物理信道的要求，实现通信双方的可靠通信。2、本专利技术通过实现以太网数据帧的前向纠错编码和前向纠错解码，减少了数据的出错率，提高了数据传输的准确性。3、本专利技术可有效降低通信对物理信道的要求，提高通信的可靠性。4、本专利技术所有的编码和解码处理均是在物理层完成，容易实现。附图说明图1为本专利技术实施例的以太网数据帧的前向纠错系统的结构示意图；图2为本专利技术实施例的以太网数据帧的前向纠错编码装置编码时速率匹配结构的示意图；图3为本专利技术实施例的以太网数据帧的前向纠错解码装置解码时速率匹配结构的示意图；图4为本专利技术实施例的K字节的数据组的结构示意图；图5为本专利技术实施例的编码数据帧结构示意图；图6是本专利技术实施例的典型应用场景示意图；图7为本专利技术实施例的以太网数据帧的前向纠错编码方法步骤流程图；图8为本专利技术实施例的以太网数据帧的前向纠错解码方法步骤流程图。具体实施方式现有的多种以太网标准内均未包含信道编解码的内容，由此，本专利技术提出一种包含前向纠错内容的以太网数据帧结构，将FEC(前向纠错)编解码技术与以太网技术融合。因为FEC编码后会增加校验位，从而造成传输速率的不匹配。本专利技术基于乒乓操作，将数据交替存入存储器中，保持数据能够不间断地得到处理(例如采用了两个编码器和两个解码器)和FIFO(先进先出)缓存的结构，可以通过多占用资源，从而解决因冗余校验位造成的传输速率不匹配的问题。通过对以太网数据帧应用FEC编解码技术，有效降低了高速率、长距离通信对物理信道的要求，实现通信双方的可靠通信。为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。图1为本专利技术实施例的以太网数据帧的前向纠错系统的结构示意图，如图1所示，本专利技术实施例的一方面，提供了一种以太网数据帧的前向纠错系统1本文档来自技高网...

【技术保护点】
一种以太网数据帧的前向纠错编码装置，其中，包括：第一编码器和第二编码器，用于对X组K字节的第一数据组交替进行前向纠错编码处理，得到X组对应的N‑K字节的第一校验位，其中，所述第一数据组由第一以太网数据帧分组得到，X、K和N均为正整数，，且N＞K；第一先进先出缓存器，与所述第一编码器和第二编码器电性连接，用于缓存第一编码器和第二编码器输出的第一校验位；以及数据输出选择控制器，电性连接第一编码器、第二编码器和第一先进先出缓存器，用于选择、控制输出第一编码器和第二编码器输出的第一数据组和第一校验位，同时得到第一编码数据帧。

【技术特征摘要】
1.一种以太网数据帧的前向纠错编码装置，其中，包括：第一编码器和第二编码器，用于对X组K字节的第一数据组交替进行前向纠错编码处理，得到X组对应的N-K字节的第一校验位，其中，所述第一数据组由第一以太网数据帧分组得到，X、K和N均为正整数，，且N＞K；第一先进先出缓存器，与所述第一编码器和第二编码器电性连接，用于缓存第一编码器和第二编码器输出的第一校验位；以及数据输出选择控制器，电性连接第一编码器、第二编码器和第一先进先出缓存器，用于选择、控制输出第一编码器和第二编码器输出的第一数据组和第一校验位，同时得到第一编码数据帧。2.根据权利要求1所述的以太网数据帧的前向纠错编码装置，其中，还包括：第三先进先出缓存器和第四先进先出缓存器，分别与第一编码器和第二编码器电性连接，用于交替缓存并分别输出所述第一数据组至所述第一编码器和第二编码器。3.一种以太网数据帧的前向纠错解码装置，包括：第二先进先出缓存器、第一解码器和第二解码器，其中，该第二先进先出缓存器，与第一解码器和第二解码器电性连接，用于缓存外部输入的第二编码数据帧，并输出X组N字节的第二编码数据组至第一解码器和第二解码器，其中，所述X组第二编码数据组由所述第二编码数据帧剔除帧结束符后分组得到；以及第一解码器和第二解码器，用于交替对所述第二编码数据组剔除N-K字节的第二校验位，得到X组K字节的第二数据组，并将所述第二数据组进行组合得到第二以太网数据帧，其中，X、K和N均为正整数，且N＞K。4.一种以太网数据帧的前向纠错系统，包括：第一编码器、第二编码器、第一先进先出缓存器、数据输出选择控制器、一第二先进先出缓存器、第一解码器和第二解码器，其中，第一编码器和第二编码器，用于对X组K字节的第一数据组交替进行前向纠错编码处理，得到X组对应的N-K字节的第一校验位，其中，所述第一数据组由第一以太网数据帧分组得到，X、K和N均为正整数，且N＞K；第一先进先出缓存器，与所述第一编码器和第二编码器电性连接，用于缓存第一编码器和第二编码器输出的第一校验位；数据输出选择控制器，电性连接第一编码器、第二编码器和第一先进先出缓存器，用于选择、控制输出第一编码器和第二编码器输出的第一数据组和第一校验位，同时得到第一编码数据帧；第二先进先出缓存器，与所述第一解码器...

【专利技术属性】
技术研发人员：黄庆超，陈伟，刘建国，祝宁华，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：北京,11