当前位置: 首页 > 专利查询>云南大学专利>正文

基于FPGA的无线网络MAC层分布式协调系统及其构建方法技术方案

技术编号:15899597 阅读:107 留言:0更新日期:2017-07-28 21:58
本发明专利技术所提供的基于FPGA的无线网络MAC层分布式协调系统及其构建方法,包括数据存储模块,时隙控制模块,信息分组处理模块,吞吐量检测模块;数据存储模块,时隙控制模块,信息分组处理模块,吞吐量检测模块之间的信号流向为:Matlab软件中生成的泊松数据经数据存储模块经初站点连接时隙控制模块,从时隙控制模块中出来的信号经信息站点进入信息处理模块,后进入吞吐量检测模块,本发明专利技术还提供了上述系统的构建方法。本发明专利技术能生成泊松数据流且根据信道状态不同调整其时隙长度,实现满足协议算法要求的信源;对信道不同状态的信息控制与反馈,用“跳读”方式实现协议算法控制机理的控制模块;系统的扩展性,实现多节点竞争系统。

【技术实现步骤摘要】
基于FPGA的无线网络MAC层分布式协调系统及其构建方法
本专利技术涉及通信系统
,特别是属于基于FPGA的无线网络MAC层分布式协调系统及其构建方法。
技术介绍
随着通信技术的不断发展,使得我们走向更深的通信系统领域。而无线局域网凭借可靠性与灵活性的特点得到了广泛应用。但是无线局域网的信道是对外共享状态,链路状态不稳定,因此如何合理的分配有限资源显得极为重要。通信网络系统由大量站点组成,且各站点的通信业务是间歇性地工作,信道资源毫无规律的被使用,势必会降低其利用率。在802.11协议中,分布式协调(DistributedCoordinationFunction)机制是节点共享无线信道进行数据传输的基本接入方式,它运用CSMA/CA(CarrierSenseMultipleAccesswithCollisionAvoidance)技术,站点在传输数据前,先监听信道状态,再根据信道状态决定是否发送信息,这样就极大的减少了信息传输过程中的冲突状态数,从而提高信道资源的利用率。分布式协调控制下的信道处于忙碌状态时会持续侦听信道,能够在第一时间检测到信道的通信状态,当检测到信道空闲状态时会立即发送信息分组,充分的利用信道的空闲时间,有效地提高了信道的利用率。现场可编程门阵列(FPGA)具有内部逻辑资源丰富、NIOSII软核的处理能力强、仿真能力强、可重复编程、现场可修改设计、相应的EDA(electronicdesignautomation)软件功能完善,有丰富的IP核(intellectualpropertycore)资源等众多优点,相比于传统的微处理器与数字逻辑单元相结合的系统开发方法更具优势。运用FPGA实现通信协议的算法能够还原真实的数据传输过程,展现通信协议的优缺点。FPGA凭借其低运行频率、低功耗等特点,被用作协议芯片的设计主体,在通信领域得到了快速发展。而现有的基于FPGA设计的相关MAC层的协议设计中存在以下问题:1、信源部分是由硬件中的伪随机数生成,并不满足协议算法原理中信源到达的数学分布;2、不同的信道状态的时隙长度不可控,其实现的过程并不准确;3、信息分组处理模块并不能按照协议控制原理控制,设计仿真结果与理论值相比较误差较大。
技术实现思路
本专利技术的目的即在于提供一种基于FPGA的无线网络MAC层分布式协调系统及其构建方法,以达到提高信道资源的利用率的目的。本专利技术所提供的基于FPGA的无线网络MAC层分布式协调系统,其特征在于,包括数据存储模块,时隙控制模块,信息分组处理模块,吞吐量检测模块;数据存储模块,时隙控制模块,信息分组处理模块,吞吐量检测模块之间的信号流向为:Matlab软件中生成的泊松数据经数据存储模块经初站点连接时隙控制模块,从时隙控制模块中出来的信号经信息站点进入信息处理模块,后进入吞吐量检测模块,其中,所述数据存储模块是将Matlab软件中生成的泊松数据流通过QuartusII中的ROM核心模块进行存储,将泊松数据引入到FPGA软件中;所述时隙控制模块是根据信道中两种不同事件,包括空闲事件、忙事件,对其进行时隙长度的控制,具体采用异步FIFO和Verilog编写的反馈信号模块组成;所述信息分组处理模块是对信道中两种不同的状态进行划分,将一个信息站点看作是一个忙站点和一个空闲站点组成,根据信道的状态不同,在两个站点间“跳读”,即忙状态在忙站点读数据,空闲状态就在空闲站点读数据,从而实现协议算法中的控制机理;所述吞吐量检测模块根据信息分组处理模块反馈的信道空闲、数据传输成功、信息冲突三种信号,分别用三个计数器进行数据统计,从而计算得到吞吐量的仿真值。进一步的,所述的时隙长度控制模块包括一个异步FIFO和一个计数器,当读取到需要时隙变大的数据时,停止异步FIFO读使能,同时触发计数器倒计时,当计数器倒计时到规定的数值时再恢复异步FIFO读使能。进一步的,所述的信息分组处理模块,其根据信道中不同状态进行系统站点设计,将一个站点作为忙站点或者空闲站点,系统在运行过程中根据读取到的信道实时状态,在忙站点与空闲站点间跳读。进一步的,所述的吞吐量检测模块包括一个位宽较大的计数器,根据信息分组输出的数据,检测到成功发送的数据值便进行自加,从而统计出系统的吞吐量统计值。本专利技术所提供的基于FPGA的无线网络MAC层分布式协调系统的构建方法,其特征在于,该方法包括步骤如下:步骤一:泊松数据流的生成;运用Matlab中泊松函数生成泊松数据流,生成QuartusII内核中ROM模块能够读取的文件,从而将泊松数据流引入到QuartusII中,使硬件电路设计系统有了数据来源;步骤二:电路构建;根据分布式协调控制下系统输出协议要求,将设计分为各个功能模块,功能模块主要包括:数据存储模块,时隙长度控制模块,信息分组处理模块,吞吐量检测模块,将泊松数据引入到QuartusII中后,采用硬件描述语言VerilogHDL编写代码构建硬核实现功能;步骤三:电路系统仿真;根据分布式协调控制下系统中信息的到达率以及空闲时隙a的值,调整Matlab软件中泊松函数的到达率G以及时隙长度控制模块中的计数器数值,通过综合仿真,统计数据传输成功的数量,即吞吐量统计值。步骤四:电路系统验证;调整G与a的值,对多组数据进行统计与时序图分析,根据吞吐量统计值与协议理论值的对比,可以验证整个系统是否设计成功。本专利技术所提供的基于FPGA的无线网络MAC层分布式协调系统及其构建方法,能生成泊松数据流且根据信道状态不同调整其时隙长度,实现满足协议算法要求的信源;对信道不同状态的信息控制与反馈,用“跳读”方式实现协议算法控制机理的控制模块;系统的扩展性,实现多节点竞争系统。综上所述,本专利技术具有以下优点:(一)能够产生满足泊松分布的数据流;(二)能够根据信道状态的不同调整其时隙长度;(三)能够运用“跳读”模块的方式实现协议控制机理;(四)可利用其扩展性,能够实现多节点竞争系统;(五)信息处理模块能够准确的按照协议算法机理进行控制,仿真结果与理论值基本一致,能够精准的实现协议系统的传输过程;(六)FPGA硬件实现通信算法协议,本专利技术具有可推广应用到无线网络等领域,并提高信道资源的利用率的积极效果。附图说明图1为本专利技术的协议模型图;图2为本专利技术结构示意图;图3为本专利技术泊松数据产生示意图;图4为本专利技术时隙控制模块组成结构示意图。具体实施方式如图1-4所示,本专利技术所提供的基于FPGA的无线网络MAC层分布式协调系统,包括数据存储模块,时隙长度控制模块,信息分组处理模块,吞吐量检测模块;数据存储模块,时隙长度控制模块,信息分组处理模块,吞吐量检测模块之间的信号流向为:Matlab软件中生成的泊松数据经数据存储模块经初站点连接时隙控制模块,从时隙控制模块中出来的信号经信息站点进入信息处理模块,后进入吞吐量检测模块。所述数据存储模块是将Matlab软件中生成的泊松数据流通过QuartusII中的ROM核心模块进行存储,将泊松数据引入到FPGA软件中。所述时隙长度控制模块是根据信道中两种不同事件,包括空闲事件、忙事件,对其进行时隙长度的控制,如图4所示,时隙控制模块具体采用异步FIFO和Verilog编写的反馈信号模块组成。所述信息分组处理模块是对本文档来自技高网
...
基于FPGA的无线网络MAC层分布式协调系统及其构建方法

【技术保护点】
一种基于FPGA的无线网络MAC层分布式协调系统,其特征在于,包括数据存储模块,时隙控制模块,信息分组处理模块,吞吐量检测模块;数据存储模块,时隙控制模块,信息分组处理模块,吞吐量检测模块之间的信号流向为:Matlab软件中生成的泊松数据经数据存储模块经初站点连接时隙控制模块,从时隙控制模块中出来的信号经信息站点进入信息处理模块,后进入吞吐量检测模块,其中,所述数据存储模块是将Matlab软件中生成的泊松数据流通过QuartusII中的ROM核心模块进行存储,将泊松数据引入到FPGA软件中;所述时隙控制模块是根据信道中两种不同事件,包括空闲事件、忙事件,对其进行时隙长度的控制,具体采用异步FIFO和Verilog编写的反馈信号模块组成;所述信息分组处理模块是对信道中两种不同的状态进行划分,将一个信息站点看作是一个忙站点和一个空闲站点组成,根据信道的状态不同,在两个站点间“跳读”,即忙状态在忙站点读数据,空闲状态就在空闲站点读数据,从而实现协议算法中的控制机理;所述吞吐量检测模块根据信息分组处理模块反馈的信道空闲、数据传输成功、信息冲突三种信号,分别用三个计数器进行数据统计,从而计算得到吞吐量的仿真值。...

【技术特征摘要】
1.一种基于FPGA的无线网络MAC层分布式协调系统,其特征在于,包括数据存储模块,时隙控制模块,信息分组处理模块,吞吐量检测模块;数据存储模块,时隙控制模块,信息分组处理模块,吞吐量检测模块之间的信号流向为:Matlab软件中生成的泊松数据经数据存储模块经初站点连接时隙控制模块,从时隙控制模块中出来的信号经信息站点进入信息处理模块,后进入吞吐量检测模块,其中,所述数据存储模块是将Matlab软件中生成的泊松数据流通过QuartusII中的ROM核心模块进行存储,将泊松数据引入到FPGA软件中;所述时隙控制模块是根据信道中两种不同事件,包括空闲事件、忙事件,对其进行时隙长度的控制,具体采用异步FIFO和Verilog编写的反馈信号模块组成;所述信息分组处理模块是对信道中两种不同的状态进行划分,将一个信息站点看作是一个忙站点和一个空闲站点组成,根据信道的状态不同,在两个站点间“跳读”,即忙状态在忙站点读数据,空闲状态就在空闲站点读数据,从而实现协议算法中的控制机理;所述吞吐量检测模块根据信息分组处理模块反馈的信道空闲、数据传输成功、信息冲突三种信号,分别用三个计数器进行数据统计,从而计算得到吞吐量的仿真值。2.根据权利要求1所述的基于FPGA的无线网络MAC层分布式协调系统,其特征在于,所述的时隙长度控制模块包括一个异步FIFO和一个计数器,当读取到需要时隙变大的数据时,停止异步FIFO读使能,同时触发计数器倒计时,当计数器倒计时到规定的数值时再恢复异步FIFO读使能。3.根据权利要求1所述的基于F...

【专利技术属性】
技术研发人员:丁洪伟徐智赵一帆杨志军柳虔林保利勇刘龙军
申请(专利权)人:云南大学
类型:发明
国别省市:云南,53

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1