一种像素电路及其驱动方法和其制备方法、显示装置制造方法及图纸

本发明专利技术提供一种像素电路及其驱动方法和其制备方法、显示装置。该像素电路包括排布呈阵列的多个子像素，每个子像素对应连接一个碳纳米管开关管，每行子像素分成多个子像素组，每个子像素组均包括第一子像素和第二子像素，第一子像素连接N型碳纳米管开关管，第二子像素连接P型碳纳米管开关管，每个子像素组中的第一子像素和第二子像素连接同一条栅线和同一条数据线。该像素电路能在不增加数据线数量的情况下使栅线的数量减半，从而降低了该像素电路的制备和运行成本；提升了采用该像素电路的显示装置的显示效果；该像素电路的制备工艺更加简单，从而降低了像素电路的制备成本并提高了像素电路的制备效率。

Pixel circuit and driving method thereof, method for producing the same, and display device

The invention provides a pixel circuit, a driving method thereof, a preparation method thereof and a display device. The pixel circuit includes a plurality of sub pixels arranged in an array, each sub pixel is connected with a carbon nanotube transistor, each sub pixel is divided into a plurality of sub pixels, each sub pixel group includes first and second sub pixels, a first pixel connected N type carbon nano tube switch tube, second sub pixel connection P type carbon nanotube switch tube, the first and second sub pixels of each pixel in the group connected with a gate line and a data line. The pixel circuit in the data line number of the number of the gate line half does not increase, thereby reducing the cost of preparation and operation of the pixel circuit; enhance the display of the pixel circuit using the display device; the pixel circuit fabrication process is more simple, and the cost of the preparation of pixel circuit to reduce and improve the efficiency of preparation of pixel circuit.

【技术实现步骤摘要】
一种像素电路及其驱动方法和其制备方法、显示装置
本专利技术涉及显示
，具体地，涉及一种像素电路及其驱动方法和其制备方法、显示装置。
技术介绍
目前，为了提升显示器件的显示效果，显示器件采用双栅驱动，显示器件要实现双栅驱动通常需要使其栅线的数量增长一倍，同时数据线的数量减半，这使得显示器件的像素电路的制作和运行成本都较高。因此，如何在实现显示器件的双栅驱动效果的同时不增加像素电路的制备和运行成本已成为目前亟待解决的技术问题。
技术实现思路
本专利技术针对现有技术中存在的上述技术问题，提供一种像素电路及其驱动方法和其制备方法、显示装置。该像素电路能够在每行子像素连接一条栅线、且相邻两列子像素连接一条数据线的情况下实现像素电路的驱动，相对于现有的像素电路，该像素电路能在不增加数据线数量的情况下使栅线的数量减半，从而降低了该像素电路的制备和运行成本；另外，该像素电路能够在列驱动方式下实现点反转的驱动效果，提升了采用该像素电路的显示装置的显示效果；同时，采用碳纳米管开关管的像素电路通过使制备形成P型碳纳米管开关管和N型碳纳米管开关管的源漏极的材料不同，通过简单的构图工艺就能实现P型碳纳米管开关管和N型碳纳米管开关管的制备，无需进行掺杂工艺，因此使P型碳纳米管开关管和N型碳纳米管开关管的制备工艺更加简单，从而降低了像素电路的制备成本并提高了像素电路的制备效率。本专利技术提供一种像素电路，包括排布呈阵列的多个子像素，每个所述子像素对应连接一个碳纳米管开关管，每行所述子像素分成多个子像素组，每个所述子像素组均包括第一子像素和第二子像素，所述第一子像素连接N型碳纳米管开关管，所述第二子像素连接P型碳纳米管开关管，每个所述子像素组中的所述第一子像素和所述第二子像素连接同一条栅线和同一条数据线。优选地，每个所述子像素组中的所述第一子像素和所述第二子像素均相邻。优选地，奇数行所述子像素中，所述第一子像素为奇数个所述子像素，所述第二子像素为偶数个所述子像素；偶数行所述子像素中，所述第二子像素为奇数个所述子像素，所述第一子像素为偶数个所述子像素。优选地，奇数行所述子像素中，所述第二子像素为奇数个所述子像素，所述第一子像素为偶数个所述子像素；偶数行所述子像素中，所述第一子像素为奇数个所述子像素，所述第二子像素为偶数个所述子像素。优选地，每个所述子像素组中，所述第一子像素和所述第二子像素各自连接的所述P型碳纳米管开关管和所述N型碳纳米管开关管分别位于其所连接的所述数据线的两侧。优选地，每个所述子像素组中，所述第一子像素和所述第二子像素各自连接的所述P型碳纳米管开关管和所述N型碳纳米管开关管以其所连接的所述数据线为对称轴镜像对称。优选地，每行所述子像素所连接的所述碳纳米管开关管连接一条所述栅线，相邻两列所述子像素所连接的所述碳纳米管开关管连接一条所述数据线。本专利技术还提供一种上述像素电路的制备方法，包括形成多个碳纳米管开关管；形成排布呈阵列的多个子像素，所述碳纳米管开关管与所述子像素一一对应连接，每行所述子像素分成多个子像素组，每个所述子像素组均包括第一子像素和第二子像素，所述第一子像素连接N型碳纳米管开关管，所述第二子像素连接P型碳纳米管开关管，连接所述第一子像素的所述N型碳纳米管开关管和和连接所述第二子像素的所述P型碳纳米管开关管的有源层同时形成，所述P型碳纳米管开关管和所述N型碳纳米管开关管的源漏极分别采用不同材料形成。本专利技术还提供一种上述像素电路的驱动方法，每行子像素的驱动均包括正向驱动阶段和负向驱动阶段；在每行所述子像素的所述正向驱动阶段，连接N型碳纳米管开关管的栅线输入正向电压，所述N型碳纳米管开关管开启，连接所述N型碳纳米管开关管的数据线输入正电压，所述N型碳纳米管开关管驱动所述第一子像素进行显示；在每行所述子像素的所述负向驱动阶段，连接P型碳纳米管开关管的所述栅线输入负向电压，所述P型碳纳米管开关管开启，连接所述P型碳纳米管开关管的所述数据线输入负电压，所述P型碳纳米管开关管驱动所述第二子像素进行显示。优选地，奇数行中的奇数个所述子像素和偶数行中的偶数个所述子像素在所述正向驱动阶段驱动；奇数行中的偶数个所述子像素和偶数行中的奇数个所述子像素在所述负向驱动阶段驱动。优选地，奇数行中的偶数个所述子像素和偶数行中的奇数个所述子像素在所述正向驱动阶段驱动；奇数行中的奇数个所述子像素和偶数行中的偶数个所述子像素在所述负向驱动阶段驱动。本专利技术还提供一种显示装置，包括上述像素电路。本专利技术的有益效果：本专利技术所提供的像素电路，通过使子像素组中的第一子像素和第二子像素分别连接N型碳纳米管开关管和P型碳纳米管开关管，能够在每行子像素连接一条栅线、且相邻两列子像素连接一条数据线的情况下实现像素电路的驱动，相对于现有的像素电路，该像素电路能在不增加数据线数量的情况下使栅线的数量减半，从而降低了该像素电路的制备和运行成本；另外，该像素电路能够在列驱动方式下实现点反转的驱动效果，提升了采用该像素电路的显示装置的显示效果；同时，采用碳纳米管开关管的像素电路通过使制备形成P型碳纳米管开关管和N型碳纳米管开关管的源漏极的材料不同，通过简单的构图工艺就能实现P型碳纳米管开关管和N型碳纳米管开关管的制备，无需进行掺杂工艺，因此使P型碳纳米管开关管和N型碳纳米管开关管的制备工艺更加简单，从而降低了像素电路的制备成本并提高了像素电路的制备效率。本专利技术所提供的显示装置，通过采用上述像素电路，降低了该显示装置的制备和运行成本，提升了该显示装置的显示效果，同时还简化了该显示装置的制备复杂度，提高了其制备效率。附图说明图1为本专利技术实施例1中像素电路的结构示意图；图2为图1中像素电路以列驱动方式实现点反转驱动的示意图；图3为图1中像素电路的驱动时序图；图4为本专利技术实施例2中像素电路的结构示意图；图5为图4中像素电路以列驱动方式实现点反转驱动的示意图。其中的附图标记说明：1.子像素；10.子像素组；11.第一子像素；12.第二子像素；2.碳纳米管开关管；21.P型碳纳米管开关管；22.N型碳纳米管开关管；3.栅线；4.数据线；5.栅线驱动电路；6.数据线驱动电路；L1.正向驱动阶段；L2.负向驱动阶段。具体实施方式为使本领域的技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术所提供的一种像素电路及其驱动方法和其制备方法、显示装置作进一步详细描述。实施例1：本实施例提供一种像素电路，如图1所示，包括排布呈阵列的多个子像素1，每个子像素1对应连接一个碳纳米管开关管2，每行子像素1分成多个子像素组10，每个子像素组10均包括第一子像素11和第二子像素12，第一子像素11连接N型碳纳米管开关管22，第二子像素12连接P型碳纳米管开关管21，每个子像素组10中的第一子像素11和第二子像素12连接同一条栅线3和同一条数据线4。其中，相邻的子像素组10之间没有共用的子像素1。本实施例中，每个子像素组10中的第一子像素11和第二子像素12均相邻。每行子像素1所连接的碳纳米管开关管2连接一条栅线3，相邻两列子像素1所连接的碳纳米管开关管2连接一条数据线4。需要说明的是，图1中的P11～P16、P21～P26、P31～P36均表示子像素1。现有的双栅驱动的像素电路，各个子本文档来自技高网...

【技术保护点】
一种像素电路，包括排布呈阵列的多个子像素，每个所述子像素对应连接一个碳纳米管开关管，其特征在于，每行所述子像素分成多个子像素组，每个所述子像素组均包括第一子像素和第二子像素，所述第一子像素连接N型碳纳米管开关管，所述第二子像素连接P型碳纳米管开关管，每个所述子像素组中的所述第一子像素和所述第二子像素连接同一条栅线和同一条数据线。

【技术特征摘要】
1.一种像素电路，包括排布呈阵列的多个子像素，每个所述子像素对应连接一个碳纳米管开关管，其特征在于，每行所述子像素分成多个子像素组，每个所述子像素组均包括第一子像素和第二子像素，所述第一子像素连接N型碳纳米管开关管，所述第二子像素连接P型碳纳米管开关管，每个所述子像素组中的所述第一子像素和所述第二子像素连接同一条栅线和同一条数据线。2.根据权利要求1所述的像素电路，其特征在于，每个所述子像素组中的所述第一子像素和所述第二子像素均相邻。3.根据权利要求2所述的像素电路，其特征在于，奇数行所述子像素中，所述第一子像素为奇数个所述子像素，所述第二子像素为偶数个所述子像素；偶数行所述子像素中，所述第二子像素为奇数个所述子像素，所述第一子像素为偶数个所述子像素。4.根据权利要求2所述的像素电路，其特征在于，奇数行所述子像素中，所述第二子像素为奇数个所述子像素，所述第一子像素为偶数个所述子像素；偶数行所述子像素中，所述第一子像素为奇数个所述子像素，所述第二子像素为偶数个所述子像素。5.根据权利要求2-4任意一项所述的像素电路，其特征在于，每个所述子像素组中，所述第一子像素和所述第二子像素各自连接的所述P型碳纳米管开关管和所述N型碳纳米管开关管分别位于其所连接的所述数据线的两侧。6.根据权利要求5所述的像素电路，其特征在于，每个所述子像素组中，所述第一子像素和所述第二子像素各自连接的所述P型碳纳米管开关管和所述N型碳纳米管开关管以其所连接的所述数据线为对称轴镜像对称。7.根据权利要求2所述的像素电路，其特征在于，每行所述子像素所连接的所述碳纳米管开关管连接一条所述栅线，相邻两列所述子像素所连接的所述碳纳米管开关管连接一条所述数据线。8.一种如权利要求1-7任意一项所述的像素电路的...

【专利技术属性】
技术研发人员：许静波，孟虎，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11