一种高速自适应判决反馈均衡器制造技术

本发明专利技术涉及一种高速自适应判决反馈均衡器，采用全新电路结构设计，在较高速率数据输入的条件下，能够有效实现数据均衡的效果，可以得到较完美的输出数据，并且其中采用奇偶双数据信道，实现双通道半速率结构，降低了设计难度；而且所设计数字自适应电路基于符号‑符号最小均方算法，采用互补逻辑数字电路来实现，使得电路设计比较简单，易于实现。

A high speed adaptive decision feedback equalizer

The invention relates to a high speed adaptive decision feedback equalizer, a new circuit structure design, at a high rate data input conditions, can effectively achieve the effect of data balance, can get the output data is perfect, and the double parity data channel, realize the double channel half rate structure, reduces the design difficulty; and the design of digital circuit symbol symbol adaptive LMS algorithm based on the complementary logic digital circuit to realize the circuit design is simple, easy to implement.

【技术实现步骤摘要】
一种高速自适应判决反馈均衡器
本专利技术涉及一种高速自适应判决反馈均衡器，属于半导体集成电路

技术介绍
近年来，无论是从应用的角度，还是从集成电路工艺水平的角度，对数据传输速率、通信带宽的要求一直在增加。而致据传输主要受数据处理器性能与传输信道的影响，前者随着工艺技术水平的提高己经得到了极大的发展，后者通常采用在收发端引入均衡的方法，来补偿信道非理想特性对数据传输质量的影响。由于PCB板连线的非理想性，当数据速率持续提高，特别是在传输数据达到吉赫兹以上的时候，趋肤效应、传输线阻抗非连续造成的信号反射以及电介质损耗等因素从而导致所传送的数据出现严重的失真称之为码间干扰(Inter-symbolInterference，ISI)，不处理在接收机中会造成数据误码。ISI通常是通过在发送机中加入预加重或者自适应预加重电路来消除的。而预加重电路是通过减小低频信号的幅度来增加高频分量的相对幅度的，这样便导致在接收端接收到的信号幅度减小，并且同时增加了噪声功率，进而降低了接收信号的信噪比。
技术实现思路
本专利技术所要解决的技术问题是提供一种结构简洁，能够有效针对接收数据实现均衡的高速自适应本文档来自技高网...

【技术保护点】
一种高速自适应判决反馈均衡器，其特征在于：包括半速率判决反馈电路和数字自适应电路，其中，半速率判决反馈电路包括第一电流模加法器、第二电流模加法器、第一电流模D触发器、第二电流模D触发器、第三电流模D触发器、第四电流模D触发器和电流模多路复用器；半速率判决反馈电路的输入端分别与第一电流模加法器其中一个输入端、第二电流模加法器其中一个输入端相连接，第一电流模加法器的输出端、第二电流模加法器的输出端分别连接第一电流模D触发器的输入端、第二电流模D触发器的输入端，第一电流模D触发器的输出端、第二电流模D触发器的输出端分别连接第三电流模D触发器的输入端、第四电流模D触发器的输入端，第一电流模加法器、第一...

【技术特征摘要】
1.一种高速自适应判决反馈均衡器，其特征在于：包括半速率判决反馈电路和数字自适应电路，其中，半速率判决反馈电路包括第一电流模加法器、第二电流模加法器、第一电流模D触发器、第二电流模D触发器、第三电流模D触发器、第四电流模D触发器和电流模多路复用器；半速率判决反馈电路的输入端分别与第一电流模加法器其中一个输入端、第二电流模加法器其中一个输入端相连接，第一电流模加法器的输出端、第二电流模加法器的输出端分别连接第一电流模D触发器的输入端、第二电流模D触发器的输入端，第一电流模D触发器的输出端、第二电流模D触发器的输出端分别连接第三电流模D触发器的输入端、第四电流模D触发器的输入端，第一电流模加法器、第一电流模D触发器和第三电流模D触发器构成奇数据信道，第二电流模加法器、第二电流模D触发器和第四电流模D触发器构成偶数据信道；奇数据信道中第一电流模D触发器的输出端同时与数字自适应电路的输出端经乘法器与第二电流模加法器的其中一输入端相连接；偶数据信道中第二电流模D触发器的输出端同时与数字自适应电路的输出端经乘法器与第一电流模加法器的其中一输入端相连接；奇数据信道中第三电流模D触发器的输出端分别连接电流模多路复用器的其中一输入端，以及与预设乘法器系数输入端经乘法器与第一电流模加法器的另一输入端相连接；偶数据信道中第四电流模D触发器的输出端分别连接电流模多路复用器的另一输入端，以及与预设乘法器系数输入端经乘法器与第二电流模加法器的另一输入端相连接，第一电流模D触发器、第二电流模D触发器、第三电流模D触发器分别接收预设第一时钟控制信号，电流模多路复用器接收预设第二时钟控制信号；数字自适应电路包括第一误差检测电路、第二误差检测电路、第三误差检测电路、第四误差检测电路、2选1数据选择器、异或门电路、6-bit上下计数器和分段式电流舵数模转换电路；其中，奇数据信道中第一电流模加法器的输出端同时分别与第一误差检测电路的负输入端、第二误差检测电路的正输入端、第三误差检测电路的正输入端相连接；预设第三时钟控制信号分别与第一误差检测电路时钟端、第二误差检测电路时钟端、第三误差检测电路时钟端、第四误差检测电路时钟端相连接；偶数据信道中第二电流模D触发器的输出端同时与第四误差检测电路的正输入端相连接；第一误差检测电路输出端、第二误差检测电路输出端分别与2选1数据选择器的两个输入端相连接，第三误差检测电路输出端与2选1数据选择器的控制端相连接；2选1数据选择器的输出端与第四误差检测电路的输出端分别与异或门电路的两输入端相连接，异或门电路的输出端与6-bit上下计数器的数据输入端相连接，6-bit上下计数器的时钟输入端接收预设第三时钟控制信号；6-bit上下计数器的输出端与分段式电流舵数模转换电路的输入端相连接，分段式电流舵数模转换电路的输出端即数字自适应电路的输出端。2.根据权利要求1所述一种高速自适应判决反馈均衡器，其特征在于：所述6-bit上下计数器包括第一D触发器、第二D触发器...

【专利技术属性】
技术研发人员：张长春，闫传荣，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：江苏,32