除法运算装置及其运算方法制造方法及图纸

一种除法运算装置，包含：存储器、非零位元检测电路、映射计算电路、查找电路、补偿电路及乘法电路。存储器储存除数查找表，包含多个表项目。非零位元检测电路接收除数，以检测除数的最高非零位元数，以判断除数是否超出除数查找表的范围。映射计算电路在除数超出除数查找表的范围时，通过映射函数产生除数的映射值，映射值位于除数查找表的范围内。查找电路根据映射值查询除数查找表，以检索包含储存倒数值的对应表项目。补偿电路根据映射函数产生补偿值。乘法电路将被除数、储存倒数值以及补偿值相乘，以产生被除数以及除数的相除结果。

Division operation device and operation method thereof

A division operation device comprises a memory, a non-zero bit detection circuit, a mapping calculation circuit, a lookup circuit, a compensation circuit and a multiplication circuit. The memory stores the divisor lookup table, which contains multiple table items. The nonzero bit detection circuit receives the divisor to test the highest non-zero number of bits in the divisor to determine whether the divisor exceeds the range of the divisor look-up table. When the divisor exceeds the range of the divisor look-up table, the mapping calculation circuit generates the mapping value of the divisor through the mapping function, and the mapping value lies within the range of the divisor look-up table. The lookup circuit queries the divisor lookup table according to the mapping value to retrieve the corresponding table item containing the stored inverted value. The compensation circuit generates a compensation value based on the mapping function. Multiplication circuit will be stored and the divisor, the reciprocal value compensation value multiplied to generate the dividend and divisor division results.

【技术实现步骤摘要】
除法运算装置及其运算方法
本专利技术涉及一种运算装置，且特别涉及一种除法运算装置及其运算方法。
技术介绍
不同的处理器进行信号处理时，常会使用到数学运算如加法、减法、乘法和除法。这些数学运算在以电路实现时，除法所具有的复杂度高于其他的数学运算的复杂度。然而，在影像处理模块针对影像检测器输出的数字影像信号进行例如正规化、鱼眼校正中的补偿坐标转换等运算中，常常会使用到除法。即便除法在整体运算中只占了相当小的部分，对整体执行时间与硬件面积都有相当程度的影响。因此，如何设计一个新的除法运算装置及其运算方法，以提升除法运算的速度并降低其复杂度，乃为此一业界亟待解决的问题。
技术实现思路
本案的一态样是在提供一种除法运算装置，除法运算装置包含存储器、非零位元检测电路、映射计算电路、查找电路、补偿电路以及乘法电路。存储器配置以储存除数查找表，包含多个表项目。非零位元检测电路配置以接收除数，以检测除数的最高非零位元数，以判断除数是否超出除数查找表的范围。映射计算电路配置以在除数超出除数查找表的范围时，通过映射函数产生除数的映射值，映射值是位于除数查找表的范围内。查找电路配置以根据映射值查询除数查找表，以自表项目中检索对应表项目，对应表项目包含储存倒数值。补偿电路配置以根据映射函数产生补偿值。乘法电路配置以将被除数、储存倒数值以及补偿值相乘，以产生被除数以及除数的相除结果。本案的另一态样是在提供一种除法运算方法，包含下列步骤。使非零位元检测电路接收除数，以检测除数的最高非零位元数，以判断除数是否超出除数查找表的范围，其中除数查找表储存于存储器中，并包含多个表项目。使映射计算电路在除数超出除数查找表的范围时，通过映射函数产生除数的映射值，映射值是位于除数查找表的范围内；使查找电路根据映射值查询除数查找表，以自表项目中检索对应表项目，对应表项目包含储存倒数值；使补偿电路根据映射函数产生补偿值；以及使乘法电路将被除数、储存倒数值以及补偿值相乘，以产生被除数以及除数的相除结果。应用本案的优点在于通过寻找除数的最高非零位元数，依照精确度需求计算补偿值，并根据除数查找表找寻除数倒数的近似值，快速地在低复杂度的情形下完成除数的运算，而轻易地达到上述的目的。附图说明图1为本案一实施例中，一种除法运算装置的方块图；图2为本案一实施例中，除数查找表的示意图；以及图3为本案一实施例中，一种除法运算方法的流程图。附图标记说明：1：除法运算装置100：存储器101：除数查找表102：非零位元检测电路104：映射计算电路106：查找电路108：补偿电路110：乘法电路200：表项目300：除法运算方法301-308：步骤A：被除数B：除数COMP：补偿值DIV：相除结果DR：判断结果f(B)：映射值j：第一参数指数L：长度指数LUT[f(B)]、LUT[B]、LUT[i]、N：最高非零位元数LUT[N-i]：表项目具体实施方式参照图1。图1为本案一实施例中，一种除法运算装置1的方块图。除法运算装置1包含：存储器100、非零位元检测电路102、映射计算电路104、查找电路106、补偿电路108以及乘法电路110。通过上述的元件，除法运算装置1可以对被除数A以及除数B进行除法运算，以得到除法结果A/B。以下将对除法运算装置1的运作方式进行详细的说明。存储器100配置以储存除数查找表101。同时参照图2，图2为本专利技术一实施例中，除数查找表101的示意图。在一实施例中，除数查找表101包含多个表项目200。在一实施例中，上述的除数查找表101的长度为2L，L为长度指数。表项目200分别用以储存1/I(I＝1、2、…及2L)的对应数值，即I的倒数值。在本实施例中，表项目200包含以LUT[1]、LUT[2]、…、LUT[2L]表示的储存倒数值。在一些实施例中，当除数B为0时，除法运算装置1将回传除数为0的信息，并不会进行除法运算。在一实施例中，除数查找表101是以整数的方式储存，且每个表项目200包含相同的位元长度。举例来说，对应于储存倒数值LUT[5]的表项目200可储存有例如，但不限于5的倒数值，亦即0.2。因此，以所储存的精确度为7为例，其二进位表示法为0.0011001。则当表项目200的位元长度为8位元时，储存倒数值LUT[5]可表示为00011001。非零位元检测电路102配置以接收除数B，以检测除数B的最高非零位元数，以判断除数B是否超出除数查找表101的范围，并产生判断结果DR。以上述长度为2L的除数查找表101为例，当L为4，亦即除数查找表101的长度为16时，如果除数B为5，则非零位元检测电路102将判断此除数B并未超出范围。在这样的状况下，查找电路106接收判断结果DR，以选择除数B并据以查询除数查找表101，来检索对应于此除数B的表项目200，例如对应于储存倒数值LUT[5]的表项目200(对应于1/5的倒数)。在一实施例中，上述除数查找表101的表项目200的排列具有特定规则，使得其精确度可以直接由查找电路106根据表项目200的位置判断而不需额外储存。在另一实施例中，精确度亦可与储存倒数值一同储存于表项目200中，以使查找电路106依据精确度确定储存倒数值实际上的数值为何。接着，乘法电路110进一步将被除数A以及储存倒数值LUT[5]进行相乘，以得到被除数A和除数B相除的相除结果DIV。换言之，被除数A以及除数B的相除结果DIV可表示为：A×LUT[B]。另一方面，当除数查找表101的长度为16时，如果除数B为23，则非零位元检测电路102将判断此除数B超出范围。在这样的状况下，映射计算电路104将通过映射函数产生除数B的映射值f(B)，其中映射值f(B)位于除数查找表101的范围内。在一实施例中，映射函数使除数乘以第一参数2j再除以第二参数2N，以产生映射值。其中j为第一参数指数，N为第二参数指数。亦即，映射函数可由下式产生映射值f(B)：f(B)＝(B×2j)/2N。其中，第二参数2N大于第一参数2j，且第一参数2j及第二参数2N均为2的幂次方。更详细地说，j及N均为大于等于零的整数，且N>j。在其他实施例中，第二参数2N亦可小于第一参数2j。更详细地说，j及N均为大于等于零的整数，且N<j。例如，除数查找表101对应的范围可能为5～10，若除数B为3时，N要小于j，才能使得f(B)落入于除数查找表101的范围中。在一实施例中，N为除数B的最高非零位元数。而j则可依实际需求选定不同的数值。举例来说，当除数B为23时，以二进位是表示为10111。因此，此除数B的最高非零位元数N为4(对应于24的位元)。如j选定为3，则映射计算电路104将依照映射函数计算下式的值：f(23)＝(23×23)/24＝(23×8)/16。在一实施例中，映射计算电路104是采用无条件舍去的方式计算，因此根据上述映射函数所产生的映射值f(B)将为11。需注意的是，在其他实施例中，映射计算电路104亦可采用例如，但不限于四舍五入或是无条件进位的方式来进行映射值f(B)的计算。接着，查找电路106接收判断结果DR，以选择映射值f(B)并据以查询除数查找表101，来检索对应于此映射值f(B)的表项目200，查找相应的本文档来自技高网...

【技术保护点】
一种除法运算装置，包含：一存储器，配置以储存一除数查找表，包含多个表项目；一非零位元检测电路，配置以接收一除数，以检测该除数的一最高非零位元数，以判断该除数是否超出该除数查找表的范围；一映射计算电路，配置以在该除数超出该除数查找表的范围时，通过一映射函数产生该除数的一映射值，该映射值是位于该除数查找表的范围内；一查找电路，配置以根据该映射值查询该除数查找表，以自所述多个表项目中检索一对应表项目，该对应表项目包含一储存倒数值；一补偿电路，配置以根据该映射函数产生一补偿值；以及一乘法电路，配置以将一被除数、该储存倒数值以及该补偿值相乘，以产生该被除数以及该除数的一相除结果。

【技术特征摘要】
1.一种除法运算装置，包含：一存储器，配置以储存一除数查找表，包含多个表项目；一非零位元检测电路，配置以接收一除数，以检测该除数的一最高非零位元数，以判断该除数是否超出该除数查找表的范围；一映射计算电路，配置以在该除数超出该除数查找表的范围时，通过一映射函数产生该除数的一映射值，该映射值是位于该除数查找表的范围内；一查找电路，配置以根据该映射值查询该除数查找表，以自所述多个表项目中检索一对应表项目，该对应表项目包含一储存倒数值；一补偿电路，配置以根据该映射函数产生一补偿值；以及一乘法电路，配置以将一被除数、该储存倒数值以及该补偿值相乘，以产生该被除数以及该除数的一相除结果。2.如权利要求1所述的除法运算装置，其中该映射函数是使该除数乘以一第一参数再除以一第二参数，以产生该映射值，且该第一参数及该第二参数均为2的幂次方。3.如权利要求2所述的除法运算装置，其中该第二参数为2的该最高非零位元数的次方。4.如权利要求2所述的除法运算装置，其中该补偿值为该第二参数的倒数乘以该第一参数。5.如权利要求4所述的除法运算装置，当该第二参数超过该除数查找表的范围时，该补偿电路是将该第二参数因式分解为一第三参数以及一第四参数，其中该第三参数及该第四参数均为2的幂次方，以使该查找电路根据该第三参数以及该第四参数产生该第三参数以及该第四参数的倒数，以使该补偿电路根据该第三参数以及该第四参数的倒数乘积产生该第二参数的倒数。6.如权利要求1所述的除法运算装置，其中当该除数并未超出该除数查找表...

【专利技术属性】
技术研发人员：庄鸿璋，陈立明，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71