一种精密采样装置制造方法及图纸

本发明专利技术公开了一种精密采样装置，所述精密采样装置包括AD采样组、缓存器组、多组信号处理模块及时钟发生器；所述AD采样组包括多个ADC采样芯片；所述缓存器组与所述AD采样组连接；所述时钟发生器分别与所述AD采样组、缓存器组连接；其中包括用于发送至所述AD采样组的ADC芯片使能信号，和用于发送至所述缓存器的存储器使能信号；所述多组信号处理模块分别与所述缓存器组、时钟发生器连接，用于获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出。

A precise sampling device

The invention discloses a precision sampling device, the device comprises a AD sampling precision sampling group, buffer and multi group signal processing module and a clock generator; the AD sampling group includes a plurality of ADC sampling chip; the buffer group and the AD group sampling connection; the clock generator is respectively connected with the AD sampling group, including buffer group connection; used to send to the AD group of ADC sampling chip enable signal, and a memory for transmission to the buffer enable signal; the plurality of signal processing module is respectively connected with the buffer group, clock generator is connected, for obtaining the register group sampling data, receiving multiple adjacent phase signal of the clock generator group sending, phase analysis phase difference correcting feedback signal is transmitted to the clock generator, and the signal group The number processing module accesses the buffer bank to obtain the complete sampling data and outputs.

【技术实现步骤摘要】
一种精密采样装置
本专利技术涉及电路
，特别涉及一种精密采样装置。
技术介绍
随着科学技术不断提高，人们对采样数据要求越来越高。现有技术中采样的精密程度并不高。
技术实现思路
本专利技术提供一种精密采样装置，解决了上述技术问题，达到了提供的采样装置采样精度高的技术效果。本专利技术提供一种精密采样装置，所述精密采样装置包括AD采样组、缓存器组、多组信号处理模块及时钟发生器；所述AD采样组包括多个ADC采样芯片，用于对输入频率信号进行采样；所述缓存器组与所述AD采样组连接，用于存储所述AD采样组的采样数据；所述时钟发生器分别与所述AD采样组、缓存器组连接，用于产生有固定相位关系的方波时钟信号；其中包括用于发送至所述AD采样组的ADC芯片使能信号，和用于发送至所述缓存器的存储器使能信号；所述多组信号处理模块分别与所述缓存器组、时钟发生器连接，用于获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出。优选的，所述时钟发生器包括PLL模块和相位处理模块，所述PLL模块与所述相位处理模块连接，所述相位处理模块分别与所述AD采样组、缓存器组及多组信号处理模块连接。优选的，所述多组信号处理模块包括DDS处理模块、相位差采集模块、微处理器及计算机处理模块，所述DDS处理模块、相位差采集模块及微处理器依次连接，用于对所述DDS处理模块接收到的相邻相位组信号，通过DDS处理模块合成得到频率相近的方波分频信号，并经过所述微处理器对所述方波分频信号的相位差以信号上升触发的处理方式进行采集，所述微处理器与所述计算机处理模块连接。优选的，所述多组信号处理模块还包括积分电路、A/D转换模块，所述微处理器依次与积分电路、A/D转换连接形成回路，所述微处理器输出表征信号相位差的占空比变化的方波分频信号，并送至所述积分电路，所述积分电路将接收到的所述方波分频信号变成对应的直流电压，所述A/D转换模块对所述直流电压进行采集。优选的，所述微处理器通过RS232串行通讯接口与所述计算机处理模块连接，通过所述RS232串行通讯接口将所述微处理器中对所述直流电压的采集数据发送至所述计算机处理模块处理，并输出。优选的，所述相邻相位组信号的一路信号为参考频率源信号、被测量频率源信号。优选的，所述相位差采集模块通过软件判断来完成相位差的采集，并通过引脚P1.6输出方波占空比来反映具体的相位差值。优选的，所述相位差采集模块通过程序中对单片机内部的一个16位定时器设置最小的定时时间，待下一个CPU执行周期到来时，就会申请定时器溢出中断，在相应的中断服务程序中判断第二频率信号及采样时间信号上升沿到来情况；对于采样时间信号，当上升沿到来时，设置相位差输出引脚P1.6为高电平，这时后续积分电路就会对积分电压进行累加；对于第二频率信号，当上升沿到来时，引脚P1.6就会被置为低电平，这时积分电路的积分电压就会保持无变化；在16位定时器最小的定时周期内，当第二频率信号、采样时间信号上升沿同时到来时，代表一个完整比相周期的结束，此时将积分器积分电压置0。本申请具有如下有益效果：本申请通过AD采样组对输入频率信号进行采样，缓存器存储ADC采样数据，所述多组信号处理模块获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出；从整体上实现了高精密采样。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例。图1为本申请较佳实施方式一种精密采样装置的示意图；图2为本申请图1中时钟发生器的示意图；图3为本申请中5路相邻相位信号图；图4为本申请图1中多组信号处理模块的示意图；图5为本申请图4中多组信号处理模块一实施例的示意图；图6为本申请图5中DDS处理模块的示意图；图7为本申请图5中DDS1的示意图；图8为本申请图6中单片机与DDS1的通讯时序图；图9为本申请图5中DDS2的示意图；图10为图5中相位比较模块的电路原理图；图11为图6中积分电路输出结果的示意图；图12为图6中采样时间信号的示意图。具体实施方式为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。图1为本申请较佳实施方式一种精密采样装置的示意图；请参阅图1，本申请提供一种精密采样装置，所述精密采样装置包括AD采样组、缓存器组、多组信号处理模块及时钟发生器；所述AD采样组包括多个ADC采样芯片，用于对输入频率信号进行采样；所述缓存器组与所述AD采样组连接，用于存储所述AD采样组的采样数据；请参阅图2，所述时钟发生器分别与所述AD采样组、缓存器组连接，用于产生有固定相位关系的方波时钟信号；其中包括用于发送至所述AD采样组的ADC芯片使能信号，和用于发送至所述缓存器的存储器使能信号；所述时钟发生器包括PLL模块和相位处理模块，所述PLL模块与所述相位处理模块连接，所述相位处理模块分别与所述AD采样组、缓存器组及多组信号处理模块连接。请参阅图3，所述多组信号处理模块分别与所述缓存器组、时钟发生器连接，用于获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出。所述多组信号处理模块包括DDS处理模块、相位差采集模块、微处理器及计算机处理模块，所述DDS处理模块、相位差采集模块及微处理器依次连接，用于对所述DDS处理模块接收到的相邻相位组信号，通过DDS处理模块合成得到频率相近的方波分频信号，并经过所述微处理器对所述方波分频信号的相位差以信号上升触发的处理方式进行采集，所述微处理器与所述计算机处理模块连接。所述多组信号处理模块也可以说是多路信号处理模块。图4中为一实施例，5路信号按相邻关系(例如0度与36度、36度与72度等)以组的形式送入到多组信号处理模块中所述多组信号处理模块还包括积分电路、A/D转换模块，所述微处理器依次与积分电路、A/D转换连接形成回路，所述微处理器输出表征信号相位差的占空比变化的方波分频信号，并送至所述积分电路，所述积分电路将接收到的所述方波分频信号变成对应的直流电压，所述A/D转换模块对所述直流电压进行采集。所述微处理器通过RS232串行通讯接口与所述计算机处理模块连接，通过所述RS232串行通讯接口将所述微处理器中对所述直流电压的采集数据发送至所述计算机处理模块处理，并输出。所述相邻相位组信号的一路信号为参考频率源信号、被测量频率源信号。请参阅图5，以其中一路(0度与36度)为例，我们定义0度信号为参考频率源信号、36度信号为被测量频率源信号。将被测频率源信号f1以及参考频率源信号f2分别送至DDS处理模块，通过DDS数字合成技术得到两路频率相近的的方波分频信号，然后经过微处理器对两路信号的相位差以信号上升沿触发的处理方式进行采集，同时微处本文档来自技高网...

【技术保护点】
一种精密采样装置，其特征在于，所述精密采样装置包括AD采样组、缓存器组、多组信号处理模块及时钟发生器；所述AD采样组包括多个ADC采样芯片，用于对输入频率信号进行采样；所述缓存器组与所述AD采样组连接，用于存储所述AD采样组的采样数据；所述时钟发生器分别与所述AD采样组、缓存器组连接，用于产生有固定相位关系的方波时钟信号；其中包括用于发送至所述AD采样组的ADC芯片使能信号，和用于发送至所述缓存器的存储器使能信号；所述多组信号处理模块分别与所述缓存器组、时钟发生器连接，用于获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出。

【技术特征摘要】
1.一种精密采样装置，其特征在于，所述精密采样装置包括AD采样组、缓存器组、多组信号处理模块及时钟发生器；所述AD采样组包括多个ADC采样芯片，用于对输入频率信号进行采样；所述缓存器组与所述AD采样组连接，用于存储所述AD采样组的采样数据；所述时钟发生器分别与所述AD采样组、缓存器组连接，用于产生有固定相位关系的方波时钟信号；其中包括用于发送至所述AD采样组的ADC芯片使能信号，和用于发送至所述缓存器的存储器使能信号；所述多组信号处理模块分别与所述缓存器组、时钟发生器连接，用于获取所述缓存器组的采样数据、接收所述时钟发生器发送的多路相邻相位组信号，进行相位分析得出相位差纠编信号反馈发送给所述时钟发生器，同时所述多组信号处理模块访问所述缓存器组获取完整的采样数据并输出。2.如权利要求1所述的精密采样装置，其特征在于，所述时钟发生器包括PLL模块和相位处理模块，所述PLL模块与所述相位处理模块连接，所述相位处理模块分别与所述AD采样组、缓存器组及多组信号处理模块连接。3.如权利要求1所述的精密采样装置，其特征在于，所述多组信号处理模块包括DDS处理模块、相位差采集模块、微处理器及计算机处理模块，所述DDS处理模块、相位差采集模块及微处理器依次连接，用于对所述DDS处理模块接收到的相邻相位组信号，通过DDS处理模块合成得到频率相近的方波分频信号，并经过所述微处理器对所述方波分频信号的相位差以信号上升触发的处理方式进行采集，所述微处理器与所述计算机处理模块连接。4.如权利要求3所述的精密采样装置，其特征在于，所述多组信号处理模...

【专利技术属性】
技术研发人员：漆为民，
申请(专利权)人：江汉大学，
类型：发明
国别省市：湖北,42