一种激光电视中控制FPGA的方法和装置制造方法及图纸

本发明专利技术公开了一种激光电视中控制FPGA的方法和装置，属于视频信号处理技术领域。所述方法包括：在开机启动或进行不同类型的视频信号切换时，控制所述FPGA的发送端保持复位状态，检测所述FPGA的接收端的信号锁定状态是否正常，并在所述信号锁定状态正常的情况下检测所述FPGA的接收端对所述视频信号进行解析得到的timing信息是否正确，以及在所述timing信息正确的情况下控制所述FPGA的发送端退出复位状态。采用本发明专利技术，可以防止出现花屏、重影等显示错乱的问题。

【技术实现步骤摘要】
一种激光电视中控制FPGA的方法和装置
本专利技术涉及视频信号处理
，特别涉及一种激光电视中控制FPGA的方法和装置。
技术介绍
随着技术的发展，激光电视得到了广泛的推广。现在的激光电视为了满足视频数据传输速度的需求都采用VBO(V-By-One，一种视频信号传输标准)信号。在激光电视进行显示的过程中，VBO信号会经过SOC(System-On-Chip，片上系统)、FRC(FrameRateConversion，帧率转换器)、FPGA(Field-ProgrammableGateArray，现场可编程门阵列)、DLP(DigitalLightProcessing，数字光处理器)等组件或其中某几个组件的处理，然后输出显示。在实现本专利技术的过程中，专利技术人发现现有技术至少存在以下问题：FPGA对VBO信号的处理稳定性不是很好，主要是出现在开机或视频信号切换的过程中。在视频信号不稳定的状态下，会出现花屏、重影等显示错乱的问题。
技术实现思路
为了解决现有技术的问题，本专利技术实施例提供了一种激光电视中控制FPGA的方法和装置。所述技术方案如下：第一方面，提供了一种激光电视中在开机启动或不同类型的视频信号切换时控制FPGA的方法，所述FPGA的接收端和发送端形成视频信号的传输链路，所述方法包括：控制所述FPGA的发送端保持复位状态，检测所述FPGA的接收端的信号锁定状态是否正常，并在所述信号锁定状态正常的情况下检测所述FPGA的接收端对所述视频信号进行解析得到的timing信息是否正确，以及在所述timing信息正确的情况下控制所述FPGA的发送端退出复位状态。可选的，检测所述FPGA的接收端的信号锁定状态是否正常包括：按照预设的周期检测所述FPGA的接收端的信号锁定状态；判断所述信号锁定状态是否连续N个周期均正常，若是，则结束对所述信号锁定状态的检测，若否，则控制所述FPGA的接收端进行复位操作，并继续检测所述信号锁定状态；其中，N为预设的正整数。这样，可以使FPGA的Rx模块进入稳定状态。可选的，检测所述FPGA的接收端对所述视频信号进行解析得到的timing信息是否正确包括：按照预设的周期检测所述FPGA的接收端对所述视频信号进行解析得到的timing信息；判断所述timing信息是否连续M个周期均正确，若是，则结束对所述timing信息的检测，若否，则控制所述FPGA的接收端进行复位操作，并继续检测所述信号锁定状态是否正常；其中，M为预设的正整数。这样，可以使FPGA的Rx模块进入稳定状态。可选的，控制所述FPGA的发送端退出复位状态之后，还包括：检测所述FPGA的发送端的信号锁定状态是否正常。可选的，检测所述FPGA的发送端的信号锁定状态是否正常包括：按照预设的周期检测所述FPGA的发送端的信号锁定状态；判断所述信号锁定状态是否连续P个周期均正常，若是，则结束对所述信号锁定状态的检测，若否，则控制所述FPGA的发送端进行复位操作，并继续检测所述信号锁定状态；其中，P为预设的正整数。这样，可以使FPGA的Tx模块进入稳定状态。可选的，控制所述FPGA的发送端退出复位状态包括：当检测到所述FPGA与用于显示所述视频信号的显示部件完成握手处理时，控制所述FPGA的发送端退出复位状态。这样，可以防止因为DLP未初始化完成而导致的花屏、重影等显示错乱的问题。可选的，所述视频信号为VBO信号。第二方面，提供了一种激光电视中在开机启动或不同类型的视频信号切换时控制FPGA的装置，所述FPGA的接收端和发送端形成视频信号的传输链路，所述装置包括：控制模块，用于控制所述FPGA的发送端保持复位状态；检测模块，用于检测所述FPGA的接收端的信号锁定状态是否正常，并在所述信号锁定状态正常的情况下检测所述FPGA的接收端对所述视频信号进行解析得到的timing信息是否正确，以及在所述timing信息正确的情况下控制所述FPGA的发送端退出复位状态。可选的，所述检测模块，用于：按照预设的周期检测所述FPGA的接收端的信号锁定状态；判断所述信号锁定状态是否连续N个周期均正常，若是，则结束对所述信号锁定状态的检测，若否，则控制所述FPGA的接收端进行复位操作，并继续检测所述信号锁定状态；其中，N为预设的正整数。可选的，所述检测模块，用于：按照预设的周期检测所述FPGA的接收端对所述视频信号进行解析得到的timing信息；判断所述timing信息是否连续M个周期均正确，若是，则结束对所述timing信息的检测，若否，则控制所述FPGA的接收端进行复位操作，并继续检测所述信号锁定状态是否正常；其中，M为预设的正整数。可选的，所述检测模块，还用于：在控制所述FPGA的发送端退出复位状态之后，检测所述FPGA的发送端的信号锁定状态是否正常。可选的，所述检测模块，用于：在控制所述FPGA的发送端退出复位状态之后，按照预设的周期检测所述FPGA的发送端的信号锁定状态；判断所述信号锁定状态是否连续P个周期均正常，若是，则结束对所述信号锁定状态的检测，若否，则控制所述FPGA的发送端进行复位操作，并继续检测所述信号锁定状态；其中，P为预设的正整数。可选的，所述检测模块，用于：在所述timing信息正确的情况下，当检测到所述FPGA与用于显示所述视频信号的显示部件完成握手处理时，控制所述FPGA的发送端退出复位状态。可选的，所述视频信号为VBO信号。本专利技术实施例提供的技术方案带来的有益效果是：本专利技术实施例中，在开机启动或进行不同类型的视频信号切换时，控制FPGA的发送端保持复位状态，检测FPGA的接收端的信号锁定状态是否正常，并在信号锁定状态正常的情况下检测FPGA的接收端对视频信号进行解析得到的timing信息是否正确，以及在timing信息正确的情况下控制FPGA的发送端退出复位状态。这样，在设备启动或视频信号切换的过程中，先保持发送端处于复位状态，即发送端不工作，此时，视频信号无法被传输至屏幕进行显示，然后当检测到FPGA的接收端的信号锁定状态正常且timing信息正确时，控制FPGA的发送端退出复位状态，从而，可以防止因FPGA接收端信号锁定状态不正常或timing信息错误的问题而导致的花屏、重影等显示错乱的问题。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的一种激光电视的结构示意图；图2是本专利技术实施例提供的一种激光电视中控制FPGA的方法的流程示意图；图3是本专利技术实施例提供的一种激光电视中控制FPGA的方法的流程示意图；图4是本专利技术实施例提供的一种激光电视中控制FPGA的装置的结构示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。本专利技术实施例提供了一种激光电视中控制FPGA的方法，该方法可以由激光电视实现。其中，激光电视可以包括存储器、FPGA、FRC、SOC、显示部件(DLP)、FPGA的主控制器等部件，设备内部结构图可以如图1所示。FPGA包括接收本文档来自技高网...

【技术保护点】
一种激光电视中在开机启动或不同类型的视频信号切换时控制FPGA的方法，其特征在于，所述FPGA的接收端和发送端形成视频信号的传输链路，所述方法包括：控制所述FPGA的发送端保持复位状态，检测所述FPGA的接收端的信号锁定状态是否正常，并在所述信号锁定状态正常的情况下检测所述FPGA的接收端对所述视频信号进行解析得到的timing信息是否正确，以及在所述timing信息正确的情况下控制所述FPGA的发送端退出复位状态。

【技术特征摘要】
1.一种激光电视中在开机启动或不同类型的视频信号切换时控制FPGA的方法，其特征在于，所述FPGA的接收端和发送端形成视频信号的传输链路，所述方法包括：控制所述FPGA的发送端保持复位状态，检测所述FPGA的接收端的信号锁定状态是否正常，并在所述信号锁定状态正常的情况下检测所述FPGA的接收端对所述视频信号进行解析得到的timing信息是否正确，以及在所述timing信息正确的情况下控制所述FPGA的发送端退出复位状态。2.根据权利要求1所述的方法，其特征在于，检测所述FPGA的接收端的信号锁定状态是否正常包括：按照预设的周期检测所述FPGA的接收端的信号锁定状态；判断所述信号锁定状态是否连续N个周期均正常，若是，则结束对所述信号锁定状态的检测，若否，则控制所述FPGA的接收端进行复位操作，并继续检测所述信号锁定状态；其中，N为预设的正整数。3.根据权利要求1所述的方法，其特征在于，检测所述FPGA的接收端对所述视频信号进行解析得到的timing信息是否正确包括：按照预设的周期检测所述FPGA的接收端对所述视频信号进行解析得到的timing信息；判断所述timing信息是否连续M个周期均正确，若是，则结束对所述timing信息的检测，若否，则控制所述FPGA的接收端进行复位操作，并继续检测所述信号锁定状态是否正常；其中，M为预设的正整数。4.根据权利要求1-3中任一项所述的方法，其特征在于，控制所述FPGA的发送端退出复位状态之后，还包括：检测所述FPGA的发送端的信号锁定状态是否正常。5.根据权利要求4所述的方法，其特征在于，检测所述FPGA的发送端的信号锁定状态是否正常包括：按照预设的周期检测所述FPGA的发送端的信号锁定状态；判断所述信号锁定状态是否连续P个周期均正常，若是，则结束对所述信号锁定状态的检测，若否，则控制所述FPGA的发送端进行复位操作，并继续检测所述信号锁定状态；其中，P为预设的正整数。6.根据权利要求1所述的方法，其特征在于，控制所述FPGA的发送端退出复位状态...

【专利技术属性】
技术研发人员：刘西富，张静，徐卫，曾小光，
申请(专利权)人：青岛海信电器股份有限公司，
类型：发明
国别省市：山东,37