一种高压超结VDMOS制造技术

本发明专利技术公开了一种高压超结VDMOS，包括：N+衬底；第一超结，位于N+衬底上面；第二超结，位于第一超结上面。本发明专利技术在现有技术中的半超结VDMOS的第一外延区内形成了第一超结，以便实现横向电场调控，大幅度增加第一外延区的参杂浓度，最终大幅度降低了器件的导通电阻。所以解决了现有技术中的半超结VDMOS存在导通电阻较大的技术问题。

【技术实现步骤摘要】
一种高压超结VDMOS
本专利技术涉及微电子
，尤其涉及一种高压超结VDMOS。
技术介绍
全超结VDMOS(VerticalDoubleDiffusedMetalOxideSemiconductor，垂直双扩散金属氧化物半导体场效应管)的结构，如图1所示，耐压层由N柱和P柱交替构成，基于电荷补偿原理，电场近似为矩形分布，使BV(BreakdownVoltage，击穿电压)只依赖于漂移区厚度，而与其掺杂浓度无关。全超结耐压层的掺杂浓度比传统VDMOS高一个数量级，同等BV的Ron(OnResistance，导通电阻)比传统VDMOS小5-10倍，因此，全超结VDMOS被誉为功率半导体器件发展史上里程碑式的结构。制备全超结VDMOS的难点是制备超结，由于击穿电压(BV)与P柱的深宽比成正比，若想要获得较大击穿电压，则需要刻蚀出深宽较大的P柱，但是，受限于现有的工艺条件，全超结VDMOS的击穿电压很难达到900V以上。半超结VDMOS的结构，如图2所示，从元胞结构上看，它是在全超结VDMOS的基础上，在超结结构和衬底N+区之间引入第一外延区，第一外延区是一较低浓度的N-缓冲层，也称为底部辅助层。第一外延区形成半超结VDMOS的第一漂移区，超结N柱形成VDMOS的第二漂移区(即：第二外延区)。超结N柱仍然与P阱(即：P-body)相连。与全超结VDMOS相比，半超结VDMOS的P柱深度变短，深宽比减小，大大降低了制造工艺难度，半超结VDMOS的击穿电压可以达到900V以上。但是，由于第一外延区的参杂浓度较低，所以第一外延区的电阻率较大，从而大大增加了器件的导通电阻。
技术实现思路
本专利技术实施例通过提供一种高压超结VDMOS，解决了现有技术中的半超结VDMOS存在导通电阻较大的技术问题。本专利技术通过本专利技术的一实施例提供如下技术方案：一种高压超结VDMOS，包括：N+衬底；第一超结，位于所述N+衬底上面；第二超结，位于所述第一超结上面。优选地，所述第一超结，包括：第一外延区；第一P柱，位于所述第一外延区外侧。优选地，所述第二超结，包括：第二外延区；第二P柱，位于所述第二外延区外侧。优选地，所述高压超结VDMOS，还包括：P阱，位于所述第二超结上面，且与所述第二外延区、以及所述第二P柱相连。优选地，所述高压超结VDMOS，还包括：N+源区，设置在所述P阱上面。优选地，所述高压超结VDMOS，还包括：源极，与所述P阱、以及所述N+源区相连；漏极，与所述N+衬底相连。优选地，所述高压超结VDMOS，还包括：栅氧化层，位于所述P阱、以及所述第二外延区上面，且与所述P阱、以及所述第二外延区相连；栅极，与所述栅氧化层相连。本专利技术实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：在本专利技术实施例中，公开了一种高压超结VDMOS，包括：N+衬底；第一超结，位于N+衬底上面；第二超结，位于第一超结上面。本专利技术在现有技术中的半超结VDMOS的第一外延区内形成了第一超结，以便实现横向电场调控，大幅度增加第一外延区的参杂浓度，最终大幅度降低了器件的导通电阻。所以解决了现有技术中的半超结VDMOS存在导通电阻较大的技术问题。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中的全超结VDMOS的结构图；图2为现有技术中的半超结VDMOS的结构图；图3为本专利技术实施例中的高压超结VDMOS的结构图。具体实施方式本专利技术实施例通过提供一种高压超结VDMOS，解决了现有技术中的半超结VDMOS存在导通电阻较大的技术问题。本专利技术实施例的技术方案为解决上述技术问题，总体思路如下：一种高压超结VDMOS，包括：N+衬底；第一超结，位于所述N+衬底上面；第二超结，位于所述第一超结上面。为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。实施例一如图3所示，本实施例提供了一种高压超结VDMOS，包括：N+衬底；第一超结，位于N+衬底上面；第二超结，位于第一超结上面。在具体实施过程中，第一超结包括第一外延区和第一P柱，第一P柱位于第一外延区外侧。第二超结包括第二外延区和第二P柱，第二P位于第二外延区外侧。在具体实施过程中，第一外延区即形成了所述高压超结VDMOS的第一漂移区，第二外延区形成了所述高压超结VDMOS的第二漂移区。在具体实施过程中，第一外延区是较低浓度的N-缓冲层，第一外延区即构成了第一N柱，在第一外延区内引入了P型参杂区，该P型参杂区即构成第一P柱，这样，就在第一外延区形成了第一超结，所以实现了横向电场调控，大幅度增加了第一外延区的参杂浓度，最终大幅度降低了器件的导通电阻。同时，由于第一外延区一般不会太厚，所以通过刻槽填充形成第一P柱的难度不大，即该结构并不会增加器件的工艺难度，可以保证所述高压超结VDMOS的击穿电压可以达到900V以上。进一步，如图3所示，所述高压超结VDMOS，还包括：P阱，位于第二超结上面，且与第二外延区、以及第二P柱相连；N+源区，设置在P阱上面；源极，与P阱、以及N+源区相连；漏极，与N+衬底相连；栅氧化层，位于P阱、以及第二外延区上面，且与P阱、以及第二外延区相连；栅极，与栅氧化层相连。在具体实施过程中，P阱可以与第二外延区和第二P柱同时相连，也可以仅与第二P柱相连。在具体实施过程中，源极、漏极可以采用铝制成，栅极可以采用多晶硅制成。上述本专利技术实施例中的技术方案，至少具有如下的技术效果或优点：在本专利技术实施例中，公开了一种高压超结VDMOS，包括：N+衬底；第一超结，位于N+衬底上面；第二超结，位于第一超结上面。本专利技术在现有技术中的半超结VDMOS的第一外延区内形成了第一超结，以便实现横向电场调控，大幅度增加第一外延区的参杂浓度，最终大幅度降低了器件的导通电阻。所以解决了现有技术中的半超结VDMOS存在导通电阻较大的技术问题。尽管已描述了本专利技术的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本专利技术范围的所有变更和修改。显然，本领域的技术人员可以对本专利技术进行各种改动和变型而不脱离本专利技术的精神和范围。这样，倘若本专利技术的这些修改和变型属于本专利技术权利要求及其等同技术的范围之内，则本专利技术也意图包含这些改动和变型在内。本文档来自技高网...

【技术保护点】
一种高压超结VDMOS，其特征在于，包括：N+衬底；第一超结，位于所述N+衬底上面；第二超结，位于所述第一超结上面。

【技术特征摘要】
1.一种高压超结VDMOS，其特征在于，包括：N+衬底；第一超结，位于所述N+衬底上面；第二超结，位于所述第一超结上面。2.如权利要求1所述的高压超结VDMOS，其特征在于，所述第一超结，包括：第一外延区；第一P柱，位于所述第一外延区外侧。3.如权利要求2所述的高压超结VDMOS，其特征在于，所述第二超结，包括：第二外延区；第二P柱，位于所述第二外延区外侧。4.如权利要求3所述的高压超结VDMOS，其特征在于，所述高压超结VDMOS，还包括：P阱，位于所述第二超结上面，且与所述第二外延...

【专利技术属性】
技术研发人员：杨尊松，王立新，肖超，宋李梅，陆江，罗小梦，罗家俊，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11