阵列基板和液晶显示面板制造技术

本发明专利技术公开了一种阵列基板和液晶显示面板。阵列基板包括：多条扫描线、多条数据线、多条辅助电极以及多个彼此无交集的像素单元对。辅助电极与像素单元对一一对应。并且，每对像素单元对包括相邻设置的第一像素单元和第二像素单元。其中，第一像素单元包括第一薄膜晶体管和第一像素电极；第二像素单元包括第二薄膜晶体管和第二像素电极。辅助电极位于第一扫描线和第二扫描线的上方，以与第一扫描线形成第一耦合电容，并与第二扫描线形成第二耦合电容。另外，第一薄膜晶体管和第二薄膜晶体管同时导通，并且第二薄膜晶体管的导通时间大于或者等于第一薄膜晶体管的导通时间。

Array substrate and liquid crystal display panel

The invention discloses an array substrate and a liquid crystal display panel. The array substrate comprises a plurality of scanning lines, a plurality of data lines, a plurality of auxiliary electrodes, and a plurality of pixel units without intersection. The auxiliary electrode and the pixel unit correspond to each other. Also, each pair of pixel units includes a first pixel unit and a second pixel unit that are adjacent to each other. Wherein, the first pixel unit comprises a first thin film transistor and a first pixel electrode; the second pixel unit comprises a second thin film transistor and a second pixel electrode. The auxiliary electrode is positioned above the first scan line and the second scanning line to form a first coupling capacitor with the first scan line and form a second coupling capacitor with the second scan line. In addition, the first thin film transistor and the second thin film transistor are simultaneously conducted, and the turn-on time of the second film transistor is greater than or equal to the turn-on time of the first film transistor.

【技术实现步骤摘要】
阵列基板和液晶显示面板
本专利技术涉及显示
，尤其涉及一种阵列基板和液晶显示面板。
技术介绍
垂直配向(VA,VerticalAlignment)显示模式以其高对比度和无须摩擦配向等优势，成为了大尺寸TV用薄膜晶体管液晶显示器(TFT-LCD，ThinFilmTransistorLiquidCrystalDisplay)的常见显示模式。然而，VA显示的共性不同视野角下的色偏问题，却是VA产品设计面临的一项重大难题。针对于此，现有技术大多采用8畴结构来改善VA显示模式的大视角色偏问题。目前的8畴结构设计主要包括电容耦合(CC，CapacitanceCoupling)技术、双TFT(TT，TwoTransistor)技术、电荷共享(CS，ChargeSharing)技术以及Vcom电压调制(CM，CommonModulation)技术等。其基于电学原理，在保证液晶分子的方位角为45°的前提下，使同一个子像素内其中4个畴和另外4个畴的液晶分子偏转角度不一样，实现了8种不同的液晶取向，以此补偿大视角的色偏问题。但是，在8畴结构中，存在两种对穿透率(Tr％)造成损失的因素。其一是像素结构的设计问题，以3TFT结构为例，8畴结构需要主薄膜晶体管(MainTFT)、子薄膜晶体管(SubTFT)和共享薄膜晶体管(SharingTFT)共3个薄膜晶体管(TFT，ThinFilmTransistor)，除此之外还需要相应的电容结构，这些结构的设计使得像素的开口率受到严重影响。其二是像素结构的驱动问题，子区(SubDomain)由于共享薄膜晶体管的电荷分享作用会低于主区(MainDomain)的电位(主区和子区的电位情况如图1所示)，使子区的液晶透过率达不到最大值，从而对穿透率造成严重影响。一般情况下，8畴结构的穿透率会比4畴结构的穿透率降低约15％。因此，8畴结构虽然对视角有一定提升，但是对开口率有所损失。综上所述，亟需一种新的显示方案以解决上述问题。
技术实现思路
针对上述技术问题，本专利技术提出了一种阵列基板和液晶显示面板，用以最大限度地补偿大视角的色偏。本专利技术的技术方案为：一种阵列基板，包括多条扫描线、多条数据线、多条辅助电极以及多个彼此无交集的像素单元对，所述辅助电极与所述像素单元对一一对应；并且，每对像素单元对包括相邻设置的第一像素单元和第二像素单元；其中，所述第一像素单元包括第一薄膜晶体管和第一像素电极；其中，所述第一薄膜晶体管的栅极连接第一扫描线，源极连接数据线，漏极连接所述第一像素电极和所述辅助电极；所述第二像素单元包括第二薄膜晶体管和第二像素电极；其中，所述第二薄膜晶体管的栅极连接第二扫描线，源极连接所述数据线，漏极连接所述第二像素电极；所述辅助电极位于所述第一扫描线和所述第二扫描线的上方，以与所述第一扫描线形成第一耦合电容，并与所述第二扫描线形成第二耦合电容；所述第一薄膜晶体管和所述第二薄膜晶体管同时导通，并且第二薄膜晶体管的导通时间大于或者等于第一薄膜晶体管的导通时间。根据本专利技术的实施例，所述第一扫描线和所述第二扫描线相邻设置。根据本专利技术的实施例，所述辅助电极在扫描线所在金属层上的投影，与所述第一扫描线和所述第二扫描线完全重合。根据本专利技术的实施例，所述辅助电极与所述第一/二薄膜晶体管的源极和漏极同层设置。根据本专利技术的实施例，所述辅助电极与所述第一/二像素电极同层设置。根据本专利技术的实施例，所述第一/二像素电极的材料为氧化铟锡、氧化铟锌或氧化锡。根据本专利技术的实施例，所述辅助电极与所述第一/二扫描线之间的材料包括：SiNx；以及A-Si和/或N+Si。根据本专利技术的另一方面，还提供了一种液晶显示面板，包括：以上所述的阵列基板；彩膜基板；以及设置在所述阵列基板和所述彩膜基板之间的液晶层。与现有技术相比，本专利技术的一个或多个实施例可以具有如下优点：本专利技术使用4畴结构的像素设计，利用第一扫描线、第二扫描线以及在第一扫描线和第二扫描线上方增设的辅助电极，通过电容耦合(Feedthrough)效应改变液晶面板中不同像素的充电情况，从而影响液晶分子的偏转角度，实现对大视角的色偏补偿，并且能够避免由于薄膜晶体管及电容增加造成的开口率损失。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例共同用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1是现有技术中8畴像素结构中主区与子区的电位示意图；图2是本专利技术的实施例中阵列基板的局部结构剖视图；图3是本专利技术的实施例中第一像素单元的驱动示意图；图4是本专利技术的实施例中第二像素单元的驱动示意图；图5是本专利技术的实施例中一个像素单元对的电路示意图；图6是现有技术中的像素阵列的结构示意图；图7是本专利技术的另一实施例中像素阵列的结构示意图；图8是本专利技术的又一实施例中像素阵列的结构示意图。具体实施方式以下将结合附图及实施例来详细说明本专利技术的实施方式，借此对本专利技术如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本专利技术中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本专利技术的保护范围之内。实施例一图2是本专利技术的实施例中阵列基板的局部结构剖视图。下面结合图2详细地说明该阵列基板的具体结构。该阵列基板包括多条扫描线、多条数据线、多条辅助电极以及多个彼此无交集的像素单元对。其中，多个彼此无交集的像素单元对是指每个像素单元对与每个像素单元对之间完全相互独立。并且，每对像素单元与每对像素单元的结构相同。具体地，每对像素单元对包括相邻设置的两个像素单元，分别定义为第一像素单元和第二像素单元。第一像素单元包括第一薄膜晶体管和第一像素电极。其中，第一薄膜晶体管的栅极连接第一扫描线201，源极连接数据线，漏极连接第一像素电极。并且第一像素电极的材料优选为氧化铟锡(ITO)、氧化铟锌(IZO)或氧化锡(SnO)。第二像素单元包括第二薄膜晶体管和第二像素电极。其中，第二薄膜晶体管的栅极连接第二扫描线202，源极连接数据线，漏极连接第二像素电极。并且第二像素电极的材料优选为氧化铟锡(ITO)、氧化铟锌(IZO)或氧化锡(SnO)。进一步地，像素单元对与辅助电极203一一对应，即一个像素单元对配备一个辅助电极203。具体地，辅助电极203位于第一扫描线201和第二扫描线202的上方，并且与第一像素电极相连。这样，辅助电极203与第一扫描线201形成第一耦合电容，并与第二扫描线202形成第二耦合电容。即，第一耦合电容的一个极板为辅助电极203，另一个极板为第一扫描线201。第二耦合电容的一个极板为辅助电极203，另一个极板为第二扫描线202。在本实施例中，将辅助电极203与第一像素电极相连，未与第二像素电极相连。从而实现关闭第一扫描线201或第二扫描线202时，第一像素的像素电极的电位会由于第一耦合电容的作用或第二耦合电容的作用而被拉低，而第二像素的电位不会受到这两颗电容的耦合作用的影响。为了简化制作工艺，辅助电极本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括多条扫描线、多条数据线、多条辅助电极以及多个彼此无交集的像素单元对，所述辅助电极与所述像素单元对一一对应；并且，每对像素单元对包括相邻设置的第一像素单元和第二像素单元；其中，所述第一像素单元包括第一薄膜晶体管和第一像素电极；其中，所述第一薄膜晶体管的栅极连接第一扫描线，源极连接数据线，漏极连接所述第一像素电极和所述辅助电极；所述第二像素单元包括第二薄膜晶体管和第二像素电极；其中，所述第二薄膜晶体管的栅极连接第二扫描线，源极连接所述数据线，漏极连接所述第二像素电极；所述辅助电极位于所述第一扫描线和所述第二扫描线的上方，以与所述第一扫描线形成第一耦合电容，并与所述第二扫描线形成第二耦合电容；所述第一薄膜晶体管和所述第二薄膜晶体管同时导通，并且第二薄膜晶体管的导通时间大于或者等于第一薄膜晶体管的导通时间。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括多条扫描线、多条数据线、多条辅助电极以及多个彼此无交集的像素单元对，所述辅助电极与所述像素单元对一一对应；并且，每对像素单元对包括相邻设置的第一像素单元和第二像素单元；其中，所述第一像素单元包括第一薄膜晶体管和第一像素电极；其中，所述第一薄膜晶体管的栅极连接第一扫描线，源极连接数据线，漏极连接所述第一像素电极和所述辅助电极；所述第二像素单元包括第二薄膜晶体管和第二像素电极；其中，所述第二薄膜晶体管的栅极连接第二扫描线，源极连接所述数据线，漏极连接所述第二像素电极；所述辅助电极位于所述第一扫描线和所述第二扫描线的上方，以与所述第一扫描线形成第一耦合电容，并与所述第二扫描线形成第二耦合电容；所述第一薄膜晶体管和所述第二薄膜晶体管同时导通，并且第二薄膜晶体管的导通时间大于或者等于第一薄膜晶体管的导通时间。2.根据权利要求1所述的阵列基...

【专利技术属性】
技术研发人员：陈帅，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44