液晶显示面板制造技术

本发明专利技术提供的一种阵列基板，其包括基板、形成于基板上的数个像素区域，每一像素区域包括主子像素区域和次子像素区域，所述次子像素区域的像素电极所在平面低于所述主子像素区域的像素电极所在平面，增加主子像素区域与次子像素区域的高度差使两者亮度形成差异，进而简化像素设计，增大开口率，降低背光的损耗。

Array substrate and liquid crystal display panel

An array substrate provided by the invention includes a plurality of pixel area of the substrate, is formed on the substrate, each pixel region includes a pixel region and a pixel region of the second son, the second son of the pixel electrode of the pixel region below the plane of pixel electrode of the pixel region of the master plane, increase the height difference between the brightness of the master the pixel region and a pixel region formed the second difference, thus simplifying the pixel design, increasing the opening rate, reduce the loss of light.

【技术实现步骤摘要】
阵列基板及液晶显示面板
本专利技术涉及显示屏
，尤其涉及一种阵列基板及液晶显示面板。
技术介绍
随着信息社会的发展，人们对显示设备的需求得到了增长，因而也推动了液晶面板行业的快速发展，面板尺寸也越做越大，客户对广视角、低能耗等要求也越来越高，从而TFT器件及像素设计也多样化发展。目前有一种广视角设计是通过一个子像素分为主子像素和次子像素的设计，通过共享TFT开关(主子像素和次子像素均与该共享TFT开关连接)和电容把次子像素电压拉下来，从而使得主子像素区域和次子像素区域的液晶旋转量差异，达到广视角的目的。如图1所示，栅极线11与数据线13交叉构成像素区域A，像素区域A内设有次栅极线11-1，主子像素区域、次子像素区域、主像素电极19及次像素电极20，标号14指示位置为控制主子像素的TFT器件，标号15指示位置为控制次子像素的TFT器件，标号16指示位置为共享TFT，增加电容17，此种设计需要增加一条次栅极线11-1，并在次栅极线11-1上设置一个共享TFT16，因此使整个像素设计复杂，增加走线数量，降低了开口率。
技术实现思路
本专利技术提供一种阵列基板，规避像素区域产生的开口率降低问题，提升背光利用率。本专利技术所述的一种阵列基板，包括基板、形成于基板上的多条栅极线、数据线及多个行列排列的像素区域，每一像素区域包括主子像素区域和次子像素区域，所述主子像素区域包括主子像素电极，所述次子像素区域包括次子像素电极，所述次子像素电极所在平面低于所述主子像素电极所在平面。其中，所述像素区域还包括开口区，所述开口区内设有凹部，所述次子像素区域的次子像素电极位于所述凹部内。其中，所述基板上设有栅极绝缘层及连接部分栅极绝缘层的钝化层，所述凹部凹设于所述栅极绝缘层及钝化层上并露出部分所述基板。其中，所述次子像素区域的次子像素电极与所述栅极绝缘层一侧及钝化层一侧连接；所述主子像素区域的主子像素电极覆盖栅极绝缘层及钝化层的表面。其中，所述像素区域还包括主开关、次开关；所述主子像素区域设有第一过孔，所述主子像素电极通过第一过孔连接所述主开关的漏极，所述次子像素区域设有第二过孔，所述次子像素电极通过第二过孔连接所述次开关的漏极。其中，所述基板上的所述数个栅极线、数个数据线交叉排布构成所述像素区域。其中，位于同一个像素区域内的主子像素区域和次子像素区域分别连接构成该像素区域的两个相邻的栅极线。其中，位于同一个像素区域内的主子像素区域的主子像素电极通过主开关连接的栅极线与位于同一个像素区域内的次子像素区域的次子像素电极通过次开关连接的栅极线相邻。本专利技术所述的液晶显示面板，包括所述的阵列基板、彩膜基板及夹持于所述阵列基板与彩膜基板之间的液晶层。本专利技术所述的阵列基板的像素区域排布及设计，让主子像素区域的主子像素电极与次子像素区域的次子像素电极不在同一个水平上，增加主子像素区域与次子像素区域的高度差使两者亮度形成差异，进而简化像素设计，增大开口率，降低背光的损耗。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术阵列基板俯视结构示意图；图2为本专利技术实施方式的阵列基板俯视结构示意图，本图属于透视图，不同的剖面线代表不同的层；图3为图2所述的阵列基板I-I方向剖视图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。请参阅图2与图3，本专利技术提供一种阵列基板，其包括基板20、形成于所述基板上的多个像素区域、多条栅极线21、多条数据线23，所述栅极线21和数据线23交叉构成像素区域。所述像素区域理解为一个像素中的一个R子像素区域、或者B子像素区域或者G子像素区域。本实施例中以一个像素区域B为例进行说明，每一像素区域B包括主子像素区域27和次子像素区域28，所述主子像素区域27包括主子像素电极271，所述次子像素区域28包括次子像素电极281，所述次子像素区域28的次子像素电极281所在平面低于所述主子像素区域27的主子像素电极271所在平面。本实施例中，所述像素区域还包括开口区，开口区为透光区，是指阵列基板水平平面上与彩膜基板设置的黑色矩阵之间的像素相对应的位置。所述开口区内设有凹部101，所述次子像素区域28的像素电极281位于所述凹部101内。本实施例中，所述基板20上设有数个栅极线21、数个数据线23、栅极绝缘层41及连接部分栅极绝缘层41的钝化层43。所述绝缘层41上形成有构成所述数据线23及源极、漏极的金属层，图2中显示的漏极29。所述漏极29位于所述栅极绝缘层41上，所述钝化层43覆盖部分栅极绝缘层41及部分漏极线29。所述凹部101凹设于所述栅极绝缘层41及钝化层43上并露出部分所述基板20。次子像素区域28的次子像素电极281形成于凹部101内表面，包括露于凹部101的基板20部分。与该次子像素区域28属于同一像素区域B的主子像素区域27的主子像素电极271覆盖栅极绝缘层41及钝化层43的表面。进而使所述次子像素区域28的次子像素电极281与主子像素区域27的主子像素电极271不在一个平面。本专利技术所述的阵列基板的子像素排布及设计，次子像素区域28的次子像素电极形成于凹部101内，让主子像素区域27的主子像素电极271与次子像素区域28的次子像素电极281不在同一个水平上，从而让次子像素区域28上的液晶层厚度大于主子像素区域27上的液晶厚度，使得次子像素区域28区域的电场小于主子像素区域27区域的电场，让主子像素区域27与次子像素区域28亮度形成差异，从而实现低色差的设计目的。本实施例中，位于同一个像素区域内的主子像素区域27和次子像素区域28分别通过主开关、次开关连接构成该像素区域的两个相邻的栅极线21。所述主子像素区域27内还设有过孔272，所述次子像素区域28内设有过孔282。本实施例中，所述像素区域包括主开关24及次开关25。所述主开关24连接所述主子像素区域27，所述次开关25连接所述次子像素区域28。所述主开关24包括栅极、源极241、漏极242及位于源极241与漏极242之间的沟道(图未标)，次开关25均包括栅极、源极251、漏极252及位于源极251与漏极252之间的沟道(图未标)。所述主子像素电极271通过过孔272与所述主开关的漏极242连接。所述次子像素电极281通过所述过孔282与所述次开关的漏极252连接。具体工作原理为：通电时，所述栅极给个电压，电流通过所述数据线23至源极，然后通过沟道后至漏极，再通过过孔给每一个主子像素电极或次子像素电极。本专利技术的主子像素电极与次子像素电极之间形成高度差，进而在通电时形成压差，进而形成不同的液晶电容，实现显示效果。不需要同一个像素区域多设置一条次栅极线及在该次栅极线上设置一个共享TFT，少一个栅极线及电容，增加开口率，降低本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括基板、形成于基板上的多条栅极线、数据线及多个行列排列的像素区域，每一像素区域包括主子像素区域和次子像素区域，所述主子像素区域包括主子像素电极，所述次子像素区域包括次子像素电极，所述次子像素电极所在平面低于所述主子像素电极所在平面。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括基板、形成于基板上的多条栅极线、数据线及多个行列排列的像素区域，每一像素区域包括主子像素区域和次子像素区域，所述主子像素区域包括主子像素电极，所述次子像素区域包括次子像素电极，所述次子像素电极所在平面低于所述主子像素电极所在平面。2.如权利要求1所述的阵列基板，其特征在于，所述像素区域还包括开口区，所述开口区内设有凹部，所述次子像素区域的次子像素电极位于所述凹部内。3.如权利要求2所述的阵列基板，其特征在于，所述基板上设有栅极绝缘层及连接部分栅极绝缘层的钝化层，所述凹部凹设于所述栅极绝缘层及钝化层上并露出部分所述基板。4.如权利要求3所述的阵列基板，其特征在于，所述次子像素区域的次子像素电极与所述栅极绝缘层一侧及钝化层一侧连接；所述主子像素区域的主子像素电极覆盖栅极绝缘层及钝化层的表面。5.如权利要求4所述的阵列基板，其...

【专利技术属性】
技术研发人员：夏青，柴立，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44