阵列基板、显示面板、显示装置及阵列基板的制备方法制造方法及图纸

本发明专利技术公开了一种阵列基板、显示面板、显示装置及阵列基板的制备方法。所述阵列基板包括：第一基板；第一金属层，设置于所述第一基板一侧；第一绝缘层，设置于所述第一金属层背对所述第一基板一侧；半导体层，设置于所述第一绝缘层背对所述第一金属层一侧；第二金属层，设置于所述半导体层背对所述第一绝缘层一侧；第二绝缘层，设置于所述第二金属层背对所述半导体层一侧；像素电极，设置于所述第二绝缘层背对所述第二金属层一侧；其中，所述第二绝缘层设有第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容。通过上述方式，能够增大开口率。

Array substrate, display panel, display device, and method for preparing array substrate

The invention discloses an array substrate, a display panel, a display device and a method for preparing an array substrate. The array substrate includes a first substrate; a first metal layer is arranged on one side of the first substrate; a first insulation layer is arranged on the first metal layer on the back side of the first substrate; a semiconductor layer disposed on the first insulating layer on the back side of the first metal layer; a second metal layer set in the semiconductor layer on the back side of the first insulating layer; a second insulating layer is arranged on the back side of the second metal layer on the semiconductor layer; a pixel electrode is arranged on the back side of the insulating layer second of the second metal layer; wherein, the insulating layer second is provided with a first through hole. For electrically connecting the second metal layer and the pixel electrode, the first metal layer and the second metal layer comprises a first storage capacitor, the first metal layer and the pixel electrode comprises second storage Capacitance\u3002 The opening rate can be increased by the method described above.

【技术实现步骤摘要】
阵列基板、显示面板、显示装置及阵列基板的制备方法
本专利技术涉及液晶显示领域，特别是涉及一种阵列基板、显示面板、显示装置及阵列基板的制备方法。
技术介绍
薄膜晶体管阵列基板在LCD(LiquidCrystalDisplay，LCD)和OLED(OrganicLight-MmittingDiode，OLED)中被广泛应用，一般包括玻璃基板及形成于玻璃基板上的薄膜晶体管及存储电容。存储电容在薄膜晶体管阵列基板中扮演者保持电位、降低耦合电容分压等重要作用，当增大存储电容时，可增大像素电压的维持能力，降低走线耦合对像素电压大小和均匀性的影响，提升面板的品质。存储电容一般以金属夹置绝缘层制成，金属是不透光的，当我们增大两金属板的相对面积增大存储电容时，开口率会被降低。
技术实现思路
本专利技术主要解决的技术问题是提供一种阵列基板、显示面板、显示装置及阵列基板的制备方法，能够实现在具有较大存储电容的同时，具有较高的开口率。为解决上述问题，本专利技术采用的一个技术方案是：提供一种阵列基板，包括：第一基板；第一金属层，设置于所述第一基板一侧；第一绝缘层，设置于所述第一金属层背对所述第一基板一侧；半导体层，设置于所述第一绝缘层背对所述第一金属层一侧；第二金属层，设置于所述半导体层背对所述第一绝缘层一侧；第二绝缘层，设置于所述第二金属层背对所述半导体层一侧；像素电极，设置于所述第二绝缘层背对所述第二金属层一侧；其中，所述第二绝缘层设有第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容。其中，所述第二绝缘层、所述第二金属层以及所述半导体层设有第二过孔，所述像素电极延伸至所述第二过孔的孔壁和孔底，以使得与所述第一金属层构成所述第二存储电容。其中，所述第一过孔和第二过孔同一位置或不同位置。其中，所述第一绝缘层和所述第二绝缘层由氮化硅材料制成，所述半导体层由非晶硅材料制成。为解决上述问题，本专利技术采用的另一个技术方案是：提供一种显示面板，包括平行设置的阵列基板与第二基板，所述阵列基板包括：第一基板；第一金属层，设置于所述第一基板一侧；第一绝缘层，设置于所述第一金属层背对所述第一基板一侧；半导体层，设置于所述第一绝缘层背对所述第一金属层一侧；第二金属层，设置于所述半导体层背对所述第一绝缘层一侧；第二绝缘层，设置于所述第二金属层背对所述半导体层一侧；像素电极，设置于所述第二绝缘层背对所述第二金属层一侧；其中，所述第二绝缘层设有第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成所述第二存储电容。其中，所述第二绝缘层、所述第二金属层以及所述半导体层设有第二过孔，所述像素电极延伸至所述第二过孔的孔壁和孔底，以使得与所述第一金属层构成第二存储电容。其中，所述第一过孔和第二过孔同一位置或不同位置。其中，所述第一绝缘层和所述第二绝缘层由氮化硅材料制成，所述半导体层由非晶硅材料制成。为解决上述问题，本专利技术采用的再一个技术方案是：提供一种显示装置，包括背光模组和如上所述的显示面板。为解决上述问题，本专利技术采用的又一个技术方案是：提供一种阵列基板的制备方法，所述方法包括：提供第一基板；在所述第一基板一侧形成第一金属层；在所述第一金属层的背对所述第一基板的一侧依次形成第一绝缘层、半导体层、第二金属层、第二绝缘层以及像素电极；在所述第二绝缘层上开设第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容。本专利技术的有益效果是：本专利技术通过将阵列基板上的存储电容部分绝缘层厚度减薄，在保证阵列基板存储电容大小的同时，提高开口率。附图说明图1是本专利技术阵列基板一实施例的结构示意图；图2是本专利技术阵列基板另一实施例的结构示意图；图3是本专利技术显示面板一实施例的结构示意图；图4是本专利技术显示装置一实施例的结构示意图；图5是本专利技术阵列基板的制备方法一实施例的流程示意图。具体实施方式参阅图1，图1是本专利技术阵列基板一实施方式的结构示意图，所述阵列基板1包括：第一基板10，具有优良的光学性能，较高的透明度和较低的反射率例如，可采用玻璃材料制成。第一金属层11，设置于第一基板10一侧，所述第一金属层10为钼层、铝层、钛层或铜层，或者是任意两层的堆叠。第一绝缘层12，设置于所述第一金属层11背对所述第一基板10一侧，第一绝缘层12至少部分覆盖第一金属层11，可由一层或多层绝缘材料制成，如氮化硅或其他绝缘材料。半导体层13，设置于所述第一绝缘层12背对所述第一金属层11一侧，所述半导体层13可由非晶硅材料制成。第二金属层14，设置于所述半导体层13背对所述第一绝缘层12一侧，所述第二金属层14为铝层、钛层、铜层或其他金属材料制成。第二绝缘层15，设置于所述第二金属层14背对所述半导体层13一侧，由氮化硅或其他绝缘材料制成。像素电极16，设置于所述第二绝缘层15背对所述第二金属层14一侧，所述像素电极16为铟锡金属氧化物(ITO)材料制成的透明导电层。其中，所述第二绝缘层15设有第一过孔17，用于电性连接所述第二金属层14与所述像素电极16。所述第二金属层14与所述第一金属层11构成第一存储电容Cst1。请继续参阅图1，图1中所述第二绝缘层15、所述第二金属层14以及所述半导体层13上还设有第二过孔18，所述像素电极16延伸至所述第二过孔18的孔壁181和孔底182，以使得所述像素电极16与所述第一金属层11构成第二存储电容Cst2。所述第二存储电容Cst2的绝缘层厚度小于所述第一存储电容Cst1的绝缘层厚度。在一个应用场景中，当所述第二存储电容Cst2与第一存储电容Cst1具有相同的面积时，所述第二存储电容Cst2比第一存储电容Cst1大，但是，本专利技术实施例并不限制于此。所述像素电极16通过第一过孔17和所述第二金属层14电性连接，故所述第二金属层14与所述像素电极16具有相同的电位，第一存储电容Cst1和第二存储电容Cst2并联连接，故所述阵列基板1的总存储电容Cst为第一存储电容Cst1与第二存储电容Cst2的大小之和。上述实施例中，通过设置第二过孔18，将所述阵列基板1的部分绝缘层厚度减薄，使得当阵列基板1的存储电容Cst相对面积不变时，增大存储电容Cst的大小或当阵列基板1存储电容Cst大小不变时，可减少存储电容Cst的相对面积，从而提高开口率。可以理解的是，在其他实施例中，所述第一过孔17和所述第二过孔18可以为同一个过孔，即所述像素电极16通过同一个过孔与所述第二绝缘层15、第二金属层14、半导体层13以及第一绝缘层12连接。同时也可以理解的是在其他实施例中，所述第二过孔18的位置可与所述第一过孔17的位置不同。请参阅图2，图2是本专利技术阵列基板另一实施例的结构示意图。在本实施例中，所述第二过孔18与第一过孔17的位置不相同，所述阵列基板1的存储电容Cst依然为第一存储电容Cst1与第二存储电容Cst2的大小之和，所述第二存储电容Cst2的绝缘层厚度小于第一存储电容Cst1的绝缘层厚度，当阵列基板1的存储电容Cst大小不变时，本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：第一基板；第一金属层，设置于所述第一基板一侧；第一绝缘层，设置于所述第一金属层背对所述第一基板一侧；半导体层，设置于所述第一绝缘层背对所述第一金属层一侧；第二金属层，设置于所述半导体层背对所述第一绝缘层一侧；第二绝缘层，设置于所述第二金属层背对所述半导体层一侧；像素电极，设置于所述第二绝缘层背对所述第二金属层一侧；其中，所述第二绝缘层设有第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：第一基板；第一金属层，设置于所述第一基板一侧；第一绝缘层，设置于所述第一金属层背对所述第一基板一侧；半导体层，设置于所述第一绝缘层背对所述第一金属层一侧；第二金属层，设置于所述半导体层背对所述第一绝缘层一侧；第二绝缘层，设置于所述第二金属层背对所述半导体层一侧；像素电极，设置于所述第二绝缘层背对所述第二金属层一侧；其中，所述第二绝缘层设有第一过孔，用于电性连接所述第二金属层与所述像素电极，所述第一金属层与所述第二金属层构成第一存储电容，所述第一金属层和所述像素电极构成第二存储电容。2.如权利要求1所述的基板，其特征在于，所述第二绝缘层、所述第二金属层以及所述半导体层设有第二过孔，所述像素电极延伸至所述第二过孔的孔壁和孔底，以使得与所述第一金属层构成所述第二存储电容。3.如权利要求2所述的基板，其特征在于，所述第一过孔和第二过孔同一位置或不同位置。4.如权利要求1至3任一项所述的基板，其特征在于，所述第一绝缘层和所述第二绝缘层由氮化硅材料制成，所述半导体层由非晶硅材料制成。5.一种显示面板，其特征在于，包括平行设置的阵列基板与第二基板，所述阵列基板包括：第一基板；第一金属层，设置于所述第一基板一侧；第一绝缘层，设置于所述第一金属层背对所述第一基板一侧；半导体层，设置于所述第一绝缘层背对所述第一金属层一侧；第二金属层，设置...

【专利技术属性】
技术研发人员：陈剑鸿，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44