一种窄脉冲发生电路及可调宽单脉冲发生器制造技术

本发明专利技术涉及电缆故障测试技术领域，尤其涉及一种窄脉冲发生电路，其包括非门组、逻辑与门，所述非门组由奇数个依次串联的逻辑非门构成、所述非门组包括输入端和输出端，所述输出端与所述逻辑与门的一个逻辑入端电连接，所述逻辑与门的另一个逻辑入端与所述非门组的输入端连接。本发明专利技术还公开了一种用于TDR检测的可调宽单脉冲发生器，其包括以上所述的窄脉冲发生电路，还包括CPU处理器、D/A转换器及高速比较器；本发明专利技术的有益效果是：利用多级逻辑非门在信号传输中的自然延迟，从而可得到相应延迟宽度的阶跃脉冲，这种窄脉冲发生电路性能稳定，组成的脉冲发生器则能产生用于TDR检测的较理想的可调宽脉冲。

【技术实现步骤摘要】
一种窄脉冲发生电路及可调宽单脉冲发生器
本专利技术涉及电缆故障测试
，尤其涉及一种窄脉冲发生电路，还涉及用于TDR检测的可调宽单脉冲发生器。
技术介绍
在许多线路测试场所，如飞机电缆故障检测中，时域反射法(TDR)是一种典型的电缆故障的测试方法。通过给待测电缆加载低压高速发射脉冲或阶跃信号，并测量发射脉冲与故障点反射脉冲的时间差来标定故障点位置，而反射信号的幅值和方向可以判断故障的类型。设阶跃信号在电缆中的传输速度为200m/μs，要得到30cm的测量精度，这就要求脉冲的分辨率为ns级才能减少测试盲区，根据电缆长度的不同，要得到一个较强的反射脉冲，要求发射阶跃脉冲的脉宽也是不同的。典型的TDR系统需要一个幅值较高、畸变较小、超短上升时间的阶跃脉冲，以提供测量精度并实现超短距离线缆的测量。目前一般通过脉冲变压器及搭建电子电路获取一个几十纳秒宽度的单脉冲，其实现线路结构复杂，制造成本高，并且容易产生波形畸变；另外即使得到较窄宽度的脉冲，但实质上是一个几十纳秒宽的三角形波形，其阶跃性能和脉冲幅值都不理想，进而影响到TDR系统的测量效果；再是不同的测量对象和测量工况需要相应的脉宽信号，在一个线缆系统测量中，也需要对脉冲的宽度能灵活设定、准确控制，这也是提高测量精度的必要条件。
技术实现思路
本专利技术针对上述现有技术的不足，提供一种能根据实际需要产生相应宽度的窄脉冲发生电路。本专利技术解决上述技术问题的技术方案如下：一种窄脉冲发生电路，其特征在于，包括非门组、逻辑与门，所述逻辑与门包括至少两个逻辑入端，所述非门组由奇数个依次串联的逻辑非门构成、所述非门组包括输入端和输出端，所述输出端与所述逻辑与门的一个逻辑入端电连接，所述逻辑与门的另一个逻辑入端与所述非门组的输入端连接，所述逻辑与门的输出端为所述脉冲发生电路的脉冲总输出端。本专利技术的有益效果是：采用由奇数个依次串联的逻辑非门构成的非门组，利用多级逻辑非门在信号传输中的自然延迟，来控制逻辑与门的导通状态，从而可得到至少一个逻辑非门延迟宽度的阶跃脉冲，这种窄脉冲发生电路性能稳定，可以根据实际需要组合相应逻辑非门个数来实现基本脉冲宽度，而且结构简单实用、制造成本低，脉冲稳定性好。进一步，所述非门组包含1、3、5、7或9个逻辑非门。采用上述进一步方案的有益效果是，以一般TTL非门传输延迟时间tPHL的值约为十几个纳秒为例，采用上述灵活组态就可分别得到奇数倍的tPHL的值宽度的阶跃脉冲。进一步，所述逻辑非门或逻辑与门为TTL或CMOS电路。采用上述进一步方案的有益效果是，可以根据系统匹配情况和需要的tPHL的值宽度选择电路模块。本专利技术还公开了一种可调宽单脉冲发生器，其特征在于，包括以上所述的窄脉冲发生电路，还包括CPU处理器、D/A转换器及高速比较器，所述高速比较器包括基准端、信号输入端及比较输出端，所述窄脉冲发生电路的输入端及脉冲总输出端分别与所述CPU处理器及高速比较器的信号输入端电连接，所述D/A转换器的数字端及模拟端分别与所述CPU处理器及高速比较器的基准端电连接；所述CPU处理器用于控制发生器工作及预设数字量基准参数；所述窄脉冲发生电路用于发出单脉冲信号给所述高速比较器；所述D/A转换器用于将所述CPU处理器给出的数字量基准参数转换为模拟量，给所述比较器提供比较基准电压；所述高速比较器将所述信号输入端信号与所述比较基准电压进行比较，从而在所述脉冲总输出端得到脉冲宽度与所述比较基准电压相应的输出脉冲。本专利技术的可调宽单脉冲发生器有益效果是：利用CPU处理器可以灵活设定高速比较器的比较基准电压，通过高速比较器获得与所述比较基准电压相应的脉冲宽度，并使得前级产生的阶跃脉冲得到整形并形成窄而规整的矩形波，这种矩形波在基于TDR的线缆故障诊断系统中具有非常好的测量精度。尤其是针对长度很短，比如1米以内的线路测量，能有效避免发射信号串扰，准确确定故障部位。另外，在同一线缆系统中，还可以根据待测电缆长度、状况灵活设定测量脉宽以提高检测性能，这只需在程序中设定相应的比较基准电压即可。附图说明图1为本专利技术的窄脉冲发生电路原理示意图；图2为图1中第一级逻辑非门输入和输出脉冲延迟波形原理图；图3为本专利技术的可调宽单脉冲发生器原理示意图；图4为图3的工作原理示意图。在图1到图4中，1、CPU处理器；2、窄脉冲发生电路；2-1、逻辑非门；2-2、逻辑与门；3、高速比较器；4、D/A转换器。具体实施方式以下结合附图对本专利技术的原理和特征进行描述，所举实例只用于解释本专利技术，并非用于限定本专利技术的范围。如图1～2所示，一种窄脉冲发生电路，包括非门组、逻辑与门2-2，所述逻辑与门包括至少两个逻辑入端，所述非门组由奇数个依次串联的逻辑非门2-1构成、所述非门组包括输入端和输出端，所述输出端与所述逻辑与门2-2的一个逻辑入端电连接，所述逻辑与门2-2的另一个逻辑入端与所述非门组的输入端电连接，所述逻辑与门2-2的输出端为所述脉冲发生电路的脉冲总输出端。所述非门组包含1、3、5、7或9个逻辑非门2-1。所述逻辑非门2-1或逻辑与门2-2为TTL或CMOS电路。本专利技术的工作原理如下：本专利技术是利用逻辑非门电路在信号传输中固有的延迟时间来获取脉冲宽度，再结合一个与门电路产生一个几十ns的三角波；整体窄脉冲发生电路脉冲产生过程如下：1)当第一个逻辑非门输入电压V1由低变高时，如图2所示，输出电压V2，V1会与V2之间产生tPHL的延时，一般TTL非门传输延迟时间tPHL的值约为十几个纳秒。2)通过上述逻辑非门的延迟特性，只要保证逻辑非门个数为奇数个，就可以当图1中输入端由低变高时，一路直接使逻辑与门先输出高电平，另一路当经过多级逻辑非门传输后，如图中依次从V1、V2、V3、V4、V5到V6，使V6由高电平变为低电平，从而导致脉冲总输出端Vo变为低电平，这样就可以产生一个几十纳秒阶跃脉冲。基于线路的RC特性，实际上脉冲总输出端Vo为一个幅值不高的三角波。这种脉冲如果用于基于TDR的线缆故障测量系统，由于其畸变较大、幅值低，并不是比较理想的发射波。因此，还需要对该脉冲进行整形优化处理。如图1～4所示，本专利技术还公开了一种可调宽单脉冲发生器，包括以上所述的窄脉冲发生电路2，还包括CPU处理器1、D/A转换器4及高速比较器3，所述高速比较器3包括基准端、信号输入端及比较输出端，所述窄脉冲发生电路2的输入端及脉冲总输出端分别与所述CPU处理器1及高速比较器3的信号输入端电连接，所述D/A转换器4的数字端及模拟端分别与所述CPU处理器1及高速比较器3的基准端电连接；所述CPU处理器1用于控制脉冲发生器工作，并预设数字量基准参数；所述窄脉冲发生电路2用于发出单脉冲信号给所述高速比较器3；所述D/A转换器4用于将所述CPU处理器1给出的数字量基准参数转换为模拟量，给所述高速比较器3提供比较基准电压；所述高速比较器3将所述信号输入端信号与所述比较基准电压进行比较，从而在所述脉冲总输出端得到脉冲宽度与所述比较基准电压相应的输出脉冲。如图3～4所示，本专利技术的可调宽单脉冲发生器工作原理如下：首先由CPU处理器1给出一个基准数字信号，通过D/A输出一个比较基准电压值作为比较电压Vj，对应于前级脉冲总输出端Vo的三角波，比较基准电压值作为阈本文档来自技高网...

【技术保护点】
一种窄脉冲发生电路，其特征在于，包括非门组、逻辑与门，所述逻辑与门包括至少两个逻辑入端，所述非门组由奇数个依次串联的逻辑非门构成、所述非门组包括输入端和输出端，所述输出端与所述逻辑与门的一个逻辑入端电连接，所述逻辑与门的另一个逻辑入端与所述非门组的输入端连接，所述逻辑与门的输出端为所述脉冲发生电路的脉冲总输出端。

【技术特征摘要】
1.一种窄脉冲发生电路，其特征在于，包括非门组、逻辑与门，所述逻辑与门包括至少两个逻辑入端，所述非门组由奇数个依次串联的逻辑非门构成、所述非门组包括输入端和输出端，所述输出端与所述逻辑与门的一个逻辑入端电连接，所述逻辑与门的另一个逻辑入端与所述非门组的输入端连接，所述逻辑与门的输出端为所述脉冲发生电路的脉冲总输出端。2.根据权利要求1所述的窄脉冲发生电路，其特征在于，所述非门组包含1、3、5、7或9个逻辑非门。3.根据权利要求1所述的窄脉冲发生电路，其特征在于，所述逻辑非门或逻辑与门为TTL或CMOS电路。4.一种可调宽单脉冲发生器，其特征在于，包括如权利要求1～3任一项所述的窄脉冲发生电路，还包括...

【专利技术属性】
技术研发人员：孙瑞川，李铁，赵剑峰，肖楚琬，应朝龙，
申请(专利权)人：烟台中正新技术有限公司，
类型：发明
国别省市：山东,37