The present invention provides a method and a circuit implementation against power analysis attacks the additive masking hardware, which comprises the following steps: S1: set the additive masking circuit input data mask after the augend and M random number, random number m for the data after the addend mask mask; S2: using the serial carry additive masking circuit the data mask the addend n plus, the calculation of each bit and when will carry on and a bit and the addend data bits XOR, to get the mask with the addend and the data. The addition mask circuit corresponding to this method does not eliminate the mask operation in the calculation process, and implements the mask operation of the modular n addition operation on the GF (2n) domain, and N is suitable for any integer of any size 0.
【技术实现步骤摘要】
本专利技术涉及信息安全芯片设计
,特别涉及一种抵御能量分析攻击的加法掩码硬件实现方法及电路,广泛应用于高度安全性的加密运算设备。
技术介绍
现今,人类社会正迈向高度信息化时代,人们对通信能力的要求目益增加。如何实现“任何人在任何时间、任何地点,能够向任何其他人传输任何信息”是现代通信网络追求的目标。移动通信技术正是实现该目标的关键技术。移动智能终端已逐渐普及,成为一个融合通信、个人业务处理、支付、数据存储的信息处理中心。移动智能终端的安全性问题已引起人们的广泛重视。移动智能终端同样面对一个如何防御攻击和窥测的问题,近些年来,出现了一种新的强有力的攻击方法,人们称之为旁路攻击(SCA)。旁路攻击就是利用设备在运行过程中泄露的旁路信息,诸如功耗、时间、电磁波、以及差错信息等,利用上述信息对密码系统进行攻击和窥测。旁路攻击已成为信息安全芯片产品的巨大威胁,其危害远远大于传统的数学分析手段。功耗攻击是旁路攻击的一种,利用密码芯片执行加密运算时消耗的功耗来对密钥进行攻击。DPA(差分功耗分析)攻击的原理是利用被攻击设备在加密过程中所实际消耗的功耗与加密算法中间值的相关性,从而得出密钥的一种攻击方法。根据输入的明文和猜测的密钥,加密算法的中间值总是可以计算的。MASK掩码技术将输入的明文进行掩码,这样加密算法的中间值是不知的,从而达到抗功耗攻击的目的。MASK掩码技术是目前信息安全芯片常用的一种抗功耗攻击的措施。MASK掩码方法在S盒变换、移位变换等操作已有大量的应用,但是对于加法电路的MASK掩码方法只能通过查表操作完成,如果两个加数的位数很大,通过查表操作 ...
【技术保护点】
一种抵御能量分析攻击的加法掩码硬件实现方法,其特征在于,包括以下步骤:S1:设置加法掩码电路的输入为掩码后的加数数据及随机数m,随机数m为掩码后的加数数据的掩码;S2:采用所述加法掩码电路将掩码后的加数数据进行n级的串行进位加位,其中,计算每一比特的和时,将上一比特位和的进位与当前加数数据的比特位进行异或,以得到带掩码的和。
【技术特征摘要】
1.一种抵御能量分析攻击的加法掩码硬件实现方法,其特征在于,包括以下步骤:S1:设置加法掩码电路的输入为掩码后的加数数据及随机数m,随机数m为掩码后的加数数据的掩码;S2:采用所述加法掩码电路将掩码后的加数数据进行n级的串行进位加位,其中,计算每一比特的和时,将上一比特位和的进位与当前加数数据的比特位进行异或,以得到带掩码的和。2.根据权利要求1所述的抵御能量分析攻击的加法掩码硬件实现方法,其特征在于,所述步骤S2中,设置所述加法掩码电路为异或电路,所述掩码后的加数数据的每一比特位及上一比特位和的进位对应输入所述异或电路的输入端,进行异或后输出所述带掩码的和。3.根据权利要求2所述的抵御能量分析攻击的加法掩码硬件实现方法,其特征在于,所述异或电路为一级或二级,当所述异或电路为一级时,所述掩码后的加数数据的每一比特位及上一比特位和的进位同时输入所述异或电路进行异或得到该比特位的带掩码和;当所述异或电路为二级时,所述掩码后的加数数据的每一比特位输入第一级异或电路后,输出第一级异或结果,所述第一级异或结果再与所述上一比特位和的进位输入第二级异或电路进行异或得到该比特位的带掩码和。4.根据权利要求2所述的抵御能量分析攻击的加法掩码硬件实现方法,其特征在于,设置串联的第一级电路及第二级电路,用于对掩码后的加数数据每一比特位与掩码后的上一比特位和的进位采用所述第一级电路进行两两之间及掩码后的加数数据每一比特位、掩码后的上一比特位和的进位及随机数m的每一比特之间的与运算,与运算的结果通过第二级电路进行或运算,得到掩码后的当前比特位和的进位。5.根据权利要求4所述的抵御能量分析攻击的加法掩码硬件实现方法,其特征在于,所述第一级电路包括若干个并列的与门,掩码后的加数数据每一比特位与掩码后的上一比特位和的进位采用所述第一级电路进行两两之间及掩码后的加数数据每一比特位、上一比特位和的进位及随机数m的每一比特之间分别输入对应的与门,得到所述与运算的结果。6.根据权利要求4或5所述的抵御能量分析攻击的加法...
【专利技术属性】
技术研发人员:朱念好,周玉洁,谭永伟,
申请(专利权)人:上海爱信诺航芯电子科技有限公司,
类型:发明
国别省市:上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。