3G射频功率放大器电路制造技术

本发明专利技术涉及一种3G射频功率放大器电路，其包括第一级放大结构以及通过级间匹配电路与所述第一级放大结构连接的第二级放大结构；第一级放大结构包括射频放大管T1、与所述射频放大管T1适配的输入匹配电路以及与所述射频放大管T1适配的放大管T1偏置电路；第二级放大结构包括射频放大管T2、与所述射频放大管T2适配的输出匹配电路以及与所述射频放大管T2适配的放大管T2偏置电路；第一级放大结构通过级间匹配电路与第二级放大结构连接，第一级放大结构的输入匹配电路、第二级放大结构的输出匹配电路以及所述级间匹配电路均不采用SMD电容及SMD电感，能有效提高封装产能，降低封装成本，提高封装的适应性，安全可靠。

3G RF power amplifier circuit

The invention relates to a 3G RF power amplifier circuit, including the structure of the first stage and the amplification stage matching circuit and the second stage first stage structure connected to the amplifier structure; first stage amplifier structure including RF amplifier tube T1, and the RF amplifier tube T1 adapter input matching circuit and the RF amplifier tube T1 adapter amplifier tube T1 bias circuit; second amplifier structure including RF amplifier tube T2, and the RF output tube T2 adapter matching circuit and the RF amplifier T2 adaptation amplifier T2 bias circuit; the first level amplifier amplification structure connected by inter stage matching with the second stage circuit, input first stage amplifier structure matching circuit, second amplifier structure output matching circuit and the inter stage matching circuits are not using SMD SMD capacitor and inductor, can have Improve packaging capacity, reduce packaging costs, improve the adaptability of the package, safe and reliable.

【技术实现步骤摘要】

本专利技术涉及一种电路，尤其是一种3G射频功率放大器电路，具体地说是3GWCDMA、CDMA单频段的功率放大器电路，属于射频功率放大器的

技术介绍
现有的3GWCDMA和CDMA单频段3cm*3cm功率放大器模块的典型设计：一颗砷化镓芯片提供功率放大器所需要的射频功率；一颗CMOS芯片提供给砷化镓芯片稳定的工作电压值，以保证砷化镓晶体管的工作状态不受外界电压源波动的影响；封装厂把砷化镓芯片、CMOS芯片、SMD电容电感贴在基板上，然后通过打金线或者铜线的方式把他们连接在一起，最后通过塑封料把他们封装在一个组件(module)上做成最后的成品。一般地，上述典型设计中，需要用到0201或者01005的SMD电容电感。SMD电容电感的作用是射频匹配、电容滤波和射频隔直：射频匹配包括输入匹配、级间匹配和输出匹配；电容滤波主要是对电源上的低频进行滤波以保证射频功率放大器工作在稳定的状态下；射频隔直电容保证射频信号能够通过该通路而直流不能通过。通常射频功率放大器中所用到的SMD电容电感是日本的murata生产，如遇到像日本地震和海啸等自然灾害会影响SMD的供应从而导致整个射频功率放大器模块的缺货；另外也经常会遇到封装厂产能紧张而导致整个射频功率放大器模块的缺货。因此，如何有效提高封装产能，以及降低成本，是现有功率放大器封装设计急需解决的问题。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种3G射频功率放大器电路，其结构紧凑，能有效提高封装产能，降低封装成本，适应性好，安全可靠。按照本专利技术提供的技术方案，所述3G射频功率放大器电路，包括用于接收输入信号的第一级放大结构以及用于将放大后信号输出的第二级放大结构，第一级放大结构通过级间匹配电路与第二级放大结构连接；第一级放大结构包括射频放大管T1、与所述射频放大管T1适配的输入匹配电路以及与所述射频放大管T1适配的放大管T1偏置电路；第二级放大结构包括射频放大管T2、与所述射频放大管T2适配的输出匹配电路以及与所述射频放大管T2适配的放大管T2偏置电路；所述输入匹配电路包括与射频放大管T1基极端连接的电阻R1，电阻R1的另一端与芯片电容C1的一端连接，芯片电容C1的另一端通过基板绕线电感L1接地，且芯片电容C1的另一端与基板绕线电感L1的一端相互连接后形成输入端IN；级间匹配电路包括芯片电容C4、芯片电容C3以及基板绕线电感RFC1，芯片电容C4的一端与射频放大管T2的基极端连接，芯片电容C4的另一端与射频放大管T1的集电极端连接，射频放大管T1的集电极端还与基板绕线电感RCF1的一端连接，基板绕线电感RCF1的另一端与芯片电容C3的一端以及电源VCC2连接，芯片电容C3的另一端接地；输出匹配电路包括芯片电容C5、基板绕线电感RFC2以及基板绕线电感L2，射频放大管T2的集电极端与基板绕线电感RFC2的一端、芯片电容C5的一端连接，基板绕线电感RFC2的另一端与电源VCC2连接，芯片电容C5的另一端与基板绕线电感L2的一端连接，基板绕线电感L2的另一端接地，且芯片电容C5与基板绕线电感L2相连的一端形成放大输出端OUT。所述放大管T1偏置电路包括偏置放大管T3、偏置放大管T4以及偏置放大管T5，偏置放大管T3的发射极与电阻R1的另一端、电容C1的一端连接以及电阻R4的一端连接，电阻R4的另一端与电容C2的一端连接，电容C2的另一端与射频放大管T1的集电极连接；偏置放大管T3的集电极端与电压Vreg连接，偏置放大管T3的基极端与电容C6的一端、偏置放大管T5的集电极端、偏置放大管T5的基极端以及电阻R2的一端连接，电容C6的另一端与偏置放大管T4的发射极端连接后接地，偏置放大管T4的基极端与偏置放大管T4的集电极端以及偏置放大管T5的发射极端连接，电阻R2的另一端与电压Vreg连接。所述放大管T2偏置电路包括偏置放大管T6、偏置放大管T7以及偏置放大管T8，偏置放大管T6的发射极端与射频放大管T2的基极端连接，偏置放大管T6的基极端与电容C7的一端、偏置放大管T8的基极端、偏置放大管T8的集电极端以及电阻R3的一端连接，电阻R3的另一端以及偏置放大管T6的集电极段均与电压Vreg连接，电容C7的另一端与偏置放大管T7的发射极端连接后接地，偏置放大管T7的基极端与偏置放大管T7的集电极端以及偏置放大管T8的发射极端连接。本专利技术的优点：第一级放大结构通过级间匹配电路与第二级放大结构连接，第一级放大结构的输入匹配电路、第二级放大结构的输出匹配电路以及所述级间匹配电路均不采用SMD电容以及SMD电感，能有效提高封装产能，降低封装成本，提高封装的适应性，安全可靠。附图说明图1为本专利技术的结构示意图。具体实施方式下面结合具体附图和实施例对本专利技术作进一步说明。如图1所示：为了能有效提高封装产能，降低封装成本，本专利技术包括用于接收输入信号的第一级放大结构以及用于将放大后信号输出的第二级放大结构，第一级放大结构通过级间匹配电路与第二级放大结构连接；第一级放大结构包括射频放大管T1、与所述射频放大管T1适配的输入匹配电路以及与所述射频放大管T1适配的放大管T1偏置电路；第二级放大结构包括射频放大管T2、与所述射频放大管T2适配的输出匹配电路以及与所述射频放大管T2适配的放大管T2偏置电路；所述输入匹配电路包括与射频放大管T1基极端连接的电阻R1，电阻R1的另一端与芯片电容C1的一端连接，芯片电容C1的另一端通过基板绕线电感L1接地，且芯片电容C1的另一端与基板绕线电感L1的一端相互连接后形成输入端IN；级间匹配电路包括芯片电容C4、芯片电容C3以及基板绕线电感RFC1，芯片电容C4的一端与射频放大管T2的基极端连接，芯片电容C4的另一端与射频放大管T1的集电极端连接，射频放大管T1的集电极端还与基板绕线电感RCF1的一端连接，基板绕线电感RCF1的另一端与芯片电容C3的一端以及电源VCC2连接，芯片电容C3的另一端接地；输出匹配电路包括芯片电容C5、基板绕线电感RFC2以及基板绕线电感L2，射频放大管T2的集电极端与基板绕线电感RFC2的一端、芯片电容C5的一端连接，基板绕线电感RFC2的另一端与电源VCC2连接，芯片电容C5的另一端与基板绕线电感L2的一端连接，基板绕线电感L2的另一端接地，且芯片电容C5与基板绕线电感L2相连的一端形成放大输出端OUT。具体地，电阻R1、芯片电容C1以及基板绕线电感L1组成输入匹配电路，相比现有需要采用SMD电容和SMD电感的匹配形式，本专利技术利用芯片电容C1以及基板绕线电感L1与电阻R1配合，同样能实现输入匹配的目的，在不采用SMD电容与SMD电感时，可以降低封装成本。具体实施时，得到并使用芯片电容以及基板绕线电感的过程为本
人员所熟知，此处不再赘述。进一步地，芯片电容C3、芯片电容C4以及基板绕线电感RFC1组成级间匹配电路，相比现有采用一级匹配和片外SMD滤波电容实现的级间匹配形式，本专利技术利用芯片电容C3、芯片电容C4以及基板绕线电感RFC1同样能实现级间匹配的目的，在不采用SMD电容时，可以降低封装成本。此外，芯片电容C5、基板绕线电感L2以及基板绕线电感RFC2组成输出匹配电路，利用芯片电容C5不仅起到输出匹配作本文档来自技高网...

【技术保护点】
一种3G射频功率放大器电路，其特征是：包括用于接收输入信号的第一级放大结构以及用于将放大后信号输出的第二级放大结构，第一级放大结构通过级间匹配电路与第二级放大结构连接；第一级放大结构包括射频放大管T1、与所述射频放大管T1适配的输入匹配电路以及与所述射频放大管T1适配的放大管T1偏置电路；第二级放大结构包括射频放大管T2、与所述射频放大管T2适配的输出匹配电路以及与所述射频放大管T2适配的放大管T2偏置电路；所述输入匹配电路包括与射频放大管T1基极端连接的电阻R1，电阻R1的另一端与芯片电容C1的一端连接，芯片电容C1的另一端通过基板绕线电感L1接地，且芯片电容C1的另一端与基板绕线电感L1的一端相互连接后形成输入端IN；级间匹配电路包括芯片电容C4、芯片电容C3以及基板绕线电感RFC1，芯片电容C4的一端与射频放大管T2的基极端连接，芯片电容C4的另一端与射频放大管T1的集电极端连接，射频放大管T1的集电极端还与基板绕线电感RCF1的一端连接，基板绕线电感RCF1的另一端与芯片电容C3的一端以及电源VCC2连接，芯片电容C3的另一端接地；输出匹配电路包括芯片电容C5、基板绕线电感RFC2以及基板绕线电感L2，射频放大管T2的集电极端与基板绕线电感RFC2的一端、芯片电容C5的一端连接，基板绕线电感RFC2的另一端与电源VCC2连接，芯片电容C5的另一端与基板绕线电感L2的一端连接，基板绕线电感L2的另一端接地，且芯片电容C5与基板绕线电感L2相连的一端形成放大输出端OUT。...

【技术特征摘要】
1.一种3G射频功率放大器电路，其特征是：包括用于接收输入信号的第一级放大结构以及用于将放大后信号输出的第二级放大结构，第一级放大结构通过级间匹配电路与第二级放大结构连接；第一级放大结构包括射频放大管T1、与所述射频放大管T1适配的输入匹配电路以及与所述射频放大管T1适配的放大管T1偏置电路；第二级放大结构包括射频放大管T2、与所述射频放大管T2适配的输出匹配电路以及与所述射频放大管T2适配的放大管T2偏置电路；所述输入匹配电路包括与射频放大管T1基极端连接的电阻R1，电阻R1的另一端与芯片电容C1的一端连接，芯片电容C1的另一端通过基板绕线电感L1接地，且芯片电容C1的另一端与基板绕线电感L1的一端相互连接后形成输入端IN；级间匹配电路包括芯片电容C4、芯片电容C3以及基板绕线电感RFC1，芯片电容C4的一端与射频放大管T2的基极端连接，芯片电容C4的另一端与射频放大管T1的集电极端连接，射频放大管T1的集电极端还与基板绕线电感RCF1的一端连接，基板绕线电感RCF1的另一端与芯片电容C3的一端以及电源VCC2连接，芯片电容C3的另一端接地；输出匹配电路包括芯片电容C5、基板绕线电感RFC2以及基板绕线电感L2，射频放大管T2的集电极端与基板绕线电感RFC2的一端、芯片电容C5的一端连接，基板绕线电感RFC2的另一端与电源VCC2连接，芯片电容C5的另一端与基板绕线电感L2的一端连接，基板绕线电...

【专利技术属性】
技术研发人员：钱永兵，雷良军，何江波，
申请(专利权)人：无锡中普微电子有限公司，
类型：发明
国别省市：江苏;32