用于导电性的电磁兼容晶片制造技术

根据本发明专利技术，提供一种半导体装置，其包括：半导体裸片或芯片；封装主体；以及封装主体穿导孔。所述半导体芯片包含多个导电接垫。所述封装主体封装所述半导体芯片的侧壁，且具有形成于所述封装主体中的具有侧壁的至少一个孔，所述侧壁具有规定的第一表面粗糙度值。所述封装主体穿导孔位于所述封装主体的所述孔中，且包括电介质材料和至少一个导电互连金属。所述电介质材料位于所述孔的所述侧壁上，且界定具有侧壁的至少一个孔洞，所述侧壁具有小于所述第一表面粗糙度值的第二表面粗糙度值。所述互连金属安置于所述孔洞中。

Electromagnetic compatible chip for conductivity

According to the invention, a semiconductor device is provided, which comprises a semiconductor die or a chip, a packaging body, and a guide hole for a package body. The semiconductor chip comprises a plurality of conductive pads. The encapsulation body encapsulates the sidewalls of the semiconductor chip, and has at least one hole having a side wall formed in the package body having a first surface roughness value specified. The encapsulation body through hole is located in the hole of the packaging body, and comprises a dielectric material and at least one conductive interconnection metal. The dielectric material is located on the side wall of the hole and defines at least one hole having a side wall having a second surface roughness value smaller than the first surface roughness value. The interconnection metal is arranged in the hole.

【技术实现步骤摘要】
本申请是申请日为2013年12月20日、申请号为“201310712235.9”、专利技术名称为“用于导电性的电磁兼容晶片”的专利技术专利申请的分案申请。
本专利技术大体上涉及半导体装置，且更具体来说，涉及一种半导体封装及其对应制造工艺。
技术介绍
电气领域中，常规扇出型(fan-out)半导体封装通常包括形成于所述封装的封装主体内的至少一个导通孔。在这些半导体封装的制造工艺中，经由使用激光对封装的封装主体进行钻孔以在其中形成至少一个导孔。接着电镀并且用导电金属填充此导孔以便形成导通孔。在常规扇出型半导体封装中，封装主体为包含环氧树脂和二氧化硅(SiO2)填料的复合材料。因为环氧树脂和二氧化硅填料的激光可吸收特性不同且二氧化硅填料的大小通常在10μm到100μm的范围内变化，所以在完成前述激光钻孔工艺后，导孔的侧壁通常较难形成圆形，孔的侧壁的表面粗糙度较高且孔的尺寸大于最佳尺寸。尽管使用高准确度激光以用于钻孔工艺，但这些特定缺点仍会出现。结果，在形成如上文所描述的导通孔的过程中，电镀和后续填孔工艺为复杂且耗时的，因此增加相关成本且进一步使得电镀质量难以控制。更具体来说，在常规扇出型半导体封装中，经由使用溅镀工艺来促进导孔的电镀。在溅镀机器中，在大体上平行于孔的侧壁的方向上进入对应导孔的方式从溅镀机器喷洒电镀材料。进入孔的方向以及从溅镀机器喷洒的电镀材料的极小粒径常常导致填料阻碍将电镀层完全、均匀地涂覆到侧壁上。就此来说，孔的侧壁的表面粗糙度可由于此侧壁部分地通过从环氧树脂突出的填料的部分而界定。通常将电镀层涂覆到所暴露填料面向溅镀机器的顶侧，而这些填料的对置底侧常常不具有通过溅镀工艺而涂覆到其上的电镀层。结果，当最终将例如铜的金属填入到孔中以完成导通孔的形成时，此金属材料将易于粘附到电镀层，但将不易于粘附到侧壁上未涂覆有电镀层的区域(例如，填料的底侧)。缺乏粘附通常导致空隙的形成，此可损害通过导通孔界定的导电路径的完整性。尽管可通过增加在溅镀工艺中涂覆的材料的量(且因此增加完成溅镀工艺所花费的时间)来减少此不完全电镀的可能性和因此形成的空隙，但如此一来会增加成本且降低生产力。本专利技术通过提供一种半导体装置及其对应制造工艺来处理和克服这些缺点，其中所述半导体装置包含通过具有不同性质的若干材料共同地界定的至少一个导通孔，由此同时最优化半导体装置的可制造性和功能性。下文将更详细地描述本专利技术的这些以及其它特征和优点。
技术实现思路
根据本专利技术的实施例，提供一种半导体装置，其包括：半导体裸片或芯片；封装主体；以及封装主体穿导孔。所述芯片具有作用表面和位于邻近所述作用表面的多个接垫。所述封装主体封装所述芯片的侧壁，且具有形成于所述封装主体中包含具有规定的第一表面粗糙度值的侧壁的至少一个孔。所述封装主体穿导孔位于所述封装主体的所述孔中，且包括电介质材料和至少一个导电互连金属。所述电介质材料位于所述孔的所述侧壁上，且界定具有一侧壁的至少一个孔洞，所述侧壁具有第二表面粗糙度值。所述孔洞的所述侧壁的所述第二表面粗糙度值小于所述孔的所述侧壁的所述第一表面粗糙度值。所述互连金属位于所述孔洞中。根据本专利技术的另一实施例，所述半导体装置还可包括经图案化导电层。所述经图案化导电层位于邻近所述芯片的所述作用表面，且将所述芯片的所述接垫电连接到位于所述封装主体的所述孔中的所述封装主体穿导孔的所述互连金属。另外，位于所述封装主体中的所述孔的所述侧壁上的所述电介质材料的一部分可进一步部分地覆盖所述封装主体的第一表面。根据本专利技术的又一实施例，提供一种用于制造前述半导体装置的方法或过程。一种示范性过程包括以下步骤：(a)在封装主体中形成至少一个孔，所述孔具有规定的第一表面粗糙度值；(b)用电介质材料填充所述至少一个孔；(c)在所述电介质材料中形成至少一个孔洞，所述孔洞具规定的第二表面粗糙度值，所述第二表面粗糙度值小于所述第一表面粗糙度值；以及(d)用互连金属填充所述孔洞。附图说明本专利技术的这些以及其它特征在参照图式后将变得更清楚，其中：图1为根据本专利技术的第一实施例建构的半导体装置的横截面图；图2为图1所示的圆圈围绕区B的放大图；图3为图1所示的圆圈围绕区A的放大图；图4为沿图3的线4-4截取的横截面图；图5为图1所示的半导体装置的俯视平面图，其中省略了半导体装置的第二钝化层的第二开口、焊球、经图案化导电层和表面种子层；图6为根据本专利技术的第二实施例建构的半导体装置的俯视平面图；图7为沿图6的线7-7截取的横截面图；图8至21说明可用以促进制造图1-5所示的半导体装置的步骤的示范性序列；以及图22-27说明可用以促进制造图6-7所示的半导体装置的步骤的示范性序列。图式和“具体实施方式”所使用的共同参考标号用以指示相同元件。结合附图以及详细描述将更清楚地了解本专利技术。具体实施方式参照图1，描绘根据本专利技术的实施例建构的半导体装置1。所述半导体装置1包括：半导体裸片或芯片2；封装主体12；上部重分布层(RDL)，其位于部分半导体芯片2和封装主体12的上表面上；下部重分布层，其位于封装主体12的下表面的部分之上；以及至少一个导通孔15，其形成于通孔123中，所述至少一个导通孔15将上部重分布层与下部重分布层互连。半导体芯片2包含作用表面21和对置的背侧表面22。外围侧表面25在作用表面21与背侧表面22之间延伸。多个导电端子或接垫23位于作用表面21上。保护层24还位于作用表面21上。优选为氮化物层或氧化物层的保护层24包含形成于保护层24中的多个开口241，所述多个开口241暴露各个接垫23。封装主体12部分地封装半导体芯片2。封装主体12还覆盖或封装半导体芯片2的侧表面25和背侧表面22两者。封装主体12界定实质上与半导体芯片2的作用表面21连续或共平面的第一表面121，且界定位于与第一表面121成对置关系的第二表面122。封装主体12可由例如环氧树脂的模制化合物组成。上部重分布层包含第一钝化层14、表面种子层182、上部经图案化导电层31和第二钝化层32。第一钝化层14覆盖经涂覆到半导体芯片2的作用表面21的保护层24。就此来说，第一钝化层14包含形成于其中且与位于保护层24中的开口241中的相应开口同轴地对准的多个内部开口141。因此，芯片2的接垫23中的每一者在对应的同轴地对准的一对开口214和内部开口141中被暴露。除内部开口141外，第一钝化层14还包含至少一个外部开口142，所述至少一个外部开口142与形成于封装主体12中的至少一个孔123对准。图1所示的半导体装置1的实施例中，其中多个通孔123形成于封装主体12中且圍繞所述半導体芯片2，第一钝化层14包含形成于其中的多个外部开口142，其中的每一外部开口142与每一孔123同轴地对准。因此，在半导体装置1中，形成于第一钝化层14内的外部开口142的数目优选等于形成于封装主体12中的孔123的数目，其中每一此类外部开口142与对应孔123对准。第一钝化层14可由例如聚酰亚胺(PI)或环氧树脂的非导电聚合物形成。或者，第一钝化层14可为无机的，且包括例如二氧化硅(SiO2)的材料。第一钝化层14可更进一步包括例如苯并环丁烯(BCB)的感光性聚合物。可经由实施旋涂或喷涂工艺来促进第一钝化层14的形成。本文档来自技高网...

【技术保护点】
一种半导体装置，其包括：半导体芯片，其包含多个导电接垫；封装主体，其至少部分地封装所述半导体芯片且具有顶表面及底表面，所述底表面和所述顶表面相对，所述封装主体为包含树脂和填料的复合材料；位于所述封装主体的所述底表面上的导电层；以及至少一个穿导孔，其在所述封装主体中且电连接至所述导电层，所述穿导孔自所述导电层延伸且突出所述封装主体的所述顶表面。

【技术特征摘要】
2012.12.20 US 13/721,5991.一种半导体装置，其包括：半导体芯片，其包含多个导电接垫；封装主体，其至少部分地封装所述半导体芯片且具有顶表面及底表面，所述底表面和所述顶表面相对，所述封装主体为包含树脂和填料的复合材料；位于所述封装主体的所述底表面上的导电层；以及至少一个穿导孔，其在所述封装主体中且电连接至所述导电层，所述穿导孔自所述导电层延伸且突出所述封装主体的所述顶表面。2.根据权利要求1所述的半导体装置，其中：所述封装主体具有形成于其中的至少一个孔，所述至少一个孔界定孔侧壁，其部分地由自所述树脂突出且具有第一表面粗糙度值的所述填料的部分界定；所述穿导孔位于所述孔中；以及所述穿导孔包括电介质材料，其位于所述孔的所述孔侧壁上且界定至少一个孔洞，所述至少一个孔洞具有一孔洞侧壁，所述孔洞侧壁具有小于所述第一表面粗糙度值的第二表面粗糙度值。3.根据权利要求2所述的半导体装置，其中所述孔侧壁的所述第一表面粗糙度值在从约5μm到约100μm的范围中。4.根据权利要求2所述的半导体装置，其中所述孔洞侧壁的所述第二表面粗糙度值在从约2μm到约20μm的范围中。5.根据权利要求2所述的半导体装置，其中所述树脂为环氧树脂且所述填料为二氧化硅填料。6.根据权利要求2所述的半导体装置，其中所述穿导孔进一步包括：种子层，其位于所述穿导孔的孔洞侧壁上；以及互连金属，其位于所述孔洞内和所述种子层的至少一部分上。7.根据权利要求6所述的半导体装置，其进一步包括导电层，所述导电层一体地连接到所述互连金属且促进所述导电层到所述半导体芯片的所述接垫中的至少一者的电连接，所述导电层覆叠所述种子层的部分。8.根据权利要求2所述的半导体装置，其中至少两个封装主体穿导孔位于所述孔中，所述穿导孔中的每一者包括通过所述电介质材料界定且各自具有孔洞侧壁的至少两个孔洞中的一个相应孔洞，所述孔洞侧壁具有小于所述第一表面粗糙度值的所述第二表面粗糙度值。9.根据权利要求8所述的半导体装置，其中所述穿导孔中的每一者进一步包括：种子层，其位于所述穿导孔的孔洞侧壁上；以及互连金属，其位于所述穿导孔的所述孔洞内和所述穿导孔的种子层的至少一部分上。10.根据权利要求8所述的半导体装置，其中：所述孔侧壁的所述第一表面粗糙度值在从约5μm到约100μm的范围中；且通过所述电介质材料界定的所述孔洞中的每一者的所述孔洞侧壁的所述第二表面粗糙度值在从约2μm到约20μm的范围中。11.一种半导体装置，其包括：半导体芯片；封装主体，其至少部分地封装所述半导体芯片且具有顶表面及底表面，所述底表面和所述顶表面相对，所述封装主体为包含树脂和填料的复合材料；位于所述封装主体的所述底表面上的导电层；以及...

【专利技术属性】
技术研发人员：陈勇仁，丁一权，黃敏龙，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71