一种带有使能功能的电阻电容振荡器电路制造技术

本发明专利技术提供了一种带有使能功能的电阻电容振荡器电路，该发明专利技术适用于集成电路领域。电路产生的振荡信号的周期与第四电阻和第一电容乘积成比例关系。电路中第一电阻与第四PMOS管和第四NMOS管的栅极电容形成低通滤波器，对振荡器产生的信号进行滤波整形，降低信号噪声。当电路工作时，第八NMOS管，第九NMOS管，第十NMOS管，第八PMOS管，第九PMOS管和第十PMOS管导通，可以屏蔽电源的干扰和噪声，降低振荡器产生的信号的噪声。当不需要振荡器工作时，可以通过使能控制端关闭振荡器电路从而减小对其他模块的干扰同时降低系统功耗和噪声。

A resistance capacitance oscillator circuit with an enable function

The invention provides a resistance capacitance oscillator circuit with an enable function. The period of the oscillation signal generated by the circuit is proportional to the product of the fourth resistor and the first capacitor. The first resistance of the circuit and the gate capacitance of the fourth PMOS tube and the fourth NMOS tube form a low pass filter. When the circuit works, eighth NMOS, Ninth NMOS, Tenth NMOS, eighth PMOS, Ninth PMOS and tenth PMOS tube tube, can shield the interference and noise power, reduce the noise signals generated by the oscillator. When the oscillator is not needed, it can reduce the interference to other modules and reduce the power consumption and noise.

【技术实现步骤摘要】

本专利技术涉及一种带有使能功能的电阻电容振荡器电路，应用于低功耗和低噪声时钟电路以及电路时间常数检测等电路，电路产生的振荡信号的周期与电阻电容乘积成比例关系，可以通过电阻电容值控制振荡信号的频率，并且可以通过使能控制端关闭振荡器电路从而减小对其他模块的干扰同时降低系统功耗和噪声。
技术介绍
振荡器是许多电子系统的重要组成部分，不同的电子系统对振荡器的结构和性能参数的要求差别很大。电阻电容振荡以其结构简单、起振难度小、便于集成化的优点被广泛应用，尤其是在低频数字电路，电阻电容乘积检测等电路中广泛应用。随着电路系统向低噪声、低功耗方向的发展，对电阻电容振荡器有了新的要求。不仅需要振荡信号的周期与电阻电容乘积成比例关系，同时要求输出振荡信号噪声尽量小。原有的振荡电路由于没有使能控制端，当不需要振荡信号时，电路仍然产生振荡信号从而对其他电路模块产生干扰，并且消耗额外的电路功耗。基于以上问题，本专利技术提供了一种带有使能功能的电阻电容振荡器电路，电路产生的振荡信号的周期与电阻电容乘积成比例关系，增加了栅极电阻，通过栅极电阻与场效应管子的栅极电容形成低通滤波，对振荡器产生的信号进行滤波整形，降低信号噪声，并且可以通过使能控制端关闭振荡器电路从而减小对其他模块的干扰同时降低系统功耗和噪声。
技术实现思路
本专利技术的目的在于提供了一种带有使能功能的电阻电容振荡器电路，可以通过使能控制端关闭振荡器电路从而减小对其他模块的干扰同时降低系统功耗和噪声。为了解决以上问题，本专利技术提供了一种带有使能功能的电阻电容振荡器电路：第一PMOS管MP1的源极分别与第二PMOS管MP2的源极，第八PMOS管MP8的源极，第九PMOS管MP9的源极，第十PMOS管MP10的源极，第六PMOS管MP6的源极，第七PMOS管MP7的源极和电源VDD相接；第一PMOS管MP1漏极分别与第一NMOS管MN1的漏极，第二PMOS管MP2的栅极，第二NMOS管MN2的栅极，第八NMOS管MN8的栅极，第九NMOS管MN9的栅极和第十NMOS管MN10的栅极相连；第一PMOS管MP1的栅极分别与使能控制端EN和第一NMOS管MN1的栅极相接；第一NMOS管MN1的源极分别与第二NMOS管MN2的源极，第八NMOS管MN8的源极，第九NMOS管MPN的源极，第十NMOS管MN10的源极，第六NMOS管MN6的源极，第七NMOS管MN7的源极和地GND相接；第二PMOS管MP2的漏极分别与第二NMOS管MN2的漏极，第八PMOS管MP8的栅极，第九PMOS管MP9的栅极和第十PMOS管MP10的栅极相接；第八PMOS管MP8的漏极与第三PMOS管MP3的源极相接；第三PMOS管MP3的栅极分别与第三NMOS管MN3的栅极和第二电阻R2的一端相接；第二电阻R2的另一端分别与第一电容C1的一端和第四电阻R4的一端相接；第三PMOS管MP3的漏极分别与第三NMOS管MN3的漏极和第一电阻R1的一端相接；第三NMOS管MN3的源极与第八NMOS管MN8的漏极相接；第九PMOS管MP9的漏极与第四PMOS管MP4的源极相接；第四PMOS管MP4的栅极分别与第四NMOS管MN4的栅极和第一电阻R1的另一端相接；第四PMOS管MP4的漏极分别与第四NMOS管MN4的漏极，第三电阻R3的一端和第一电容C1的另一端相接；第四NMOS管MN4的源极与第九NMOS管MN9的漏极相接；第十PMOS管MP10的漏极与第五PMOS管MP5的源极相接；第五PMOS管MP5的栅极分别与第五NMOS管MN5的栅极和第三电阻R3的另一端相接；第五PMOS管MP5的漏极分别与第五NMOS管MN5的漏极，第六NMOS管MN6的栅极，第六PMOS管MP6的栅极和第四电阻R4的另一端相接；第五NMOS管MN5的源极与第十NMOS管MN10的漏极相接；第六PMOS管MP6的漏极分别与第六NMOS管MN6的漏极，第七PMOS管MP7的栅极和第七NMOS管MN7的栅极相接；第七PMOS管MP7的漏极分别与第七NMOS管MN7的漏极和输出端Vout相接。与现有技术相比，本专利技术具有以下优点：(1)本专利技术所提出的一种带有使能功能的电阻电容振荡器电路，可以通过使能控制端关闭振荡器电路从而减小对其他模块的干扰同时降低系统功耗和噪声；当振荡器电路工作时，通过增加的栅极电阻与场效应管形成低通滤波器的作用，对振荡信号进行滤波整形，减小信号的噪声和干扰。(2)本专利技术通过在传统电容电阻震荡电路中增加栅极电阻，与栅极电阻所连管子的栅极电容形成低通滤波，对振荡器产生的信号进行滤波整形，降低信号噪声。附图说明图1为一种带有使能功能的电阻电容振荡器电路。图2为采用专利技术的电阻电容振荡器实现的电阻电容时间常数测试电路。具体实施方式下面结合附图对本专利技术工作原理进行详细说明。图1所示为一种带有使能功能的电阻电容振荡器电路，电路中P沟道金属氧化物半导体场效应管以MP加序号表示，N沟道金属氧化物半导体场效应管以MN加序号表示；电阻以R加序号表示，电容以C加序号表示，EN端为使能控制端，输出为Vout，电源为VDD，地为GND。一种带有使能功能的电阻电容振荡器电路具体实现为：MP1管的源极分别与MP2管的源极，MP8管的源极，MP9管的源极，MP10管的源极，MP6管的源极，MP7管的源极和VDD相接；MP1管的漏极分别与MN1管的漏极，MP2管的栅极，MN2管的栅极，MN8管的栅极，MN9管的栅极和MN10管的栅极相连；MP1的栅极分别与使能控制端和MN1管的栅极相接；MN1管的源极分别与MN2管的源极，MN8管的源极，MN9管的源极，MN10管的源极，MN6管的源极，MN7管的源极和地相接；MP2管的漏极分别与MN2管的漏极，MP8管的栅极，MP9管的栅极和MP10管的栅极相接；MP8管的漏极与MP3管的源极相接；MP3管的栅极分别与MN3管的栅极和R2的一端相接；R2的另一端分别与C1的一端和R4的一端相接；MP3管的漏极分别与MN3管的漏极和R1的一端相接；MN3管的源极与MN8管的漏极相接；MP9管的漏极与MP4管的源极相接；MP4管的栅极分别与MN4管的栅极和R1的另一端相接；MP4管的漏极分别与MN4管的漏极，R3的一端和C1的另一端相接；MN4管的源极与MN9管的漏极相接；MP10管的漏极与MP5管的源极相接；MP5管的栅极分别与MN5管的栅极和R3的另一端相接；MP5管的漏极分别与MN5管的漏极，MN6管的栅极，MP6管的栅极和R4的另一端相接；MN5管的源极与MN10管的漏极相接；MP6管的漏极分别与MN6管的漏极，MP7管的栅极和MN7管的栅极相接；MP7管的漏极分别与MN7管的漏极和输出相接。一种带有使能功能的电阻电容振荡器电路具体工作原理为：当使能控制端为高电平时，MN1管导通，MN1管的漏极为低电平，MN1管的漏极为高电平，因此MN8管，MN9管，MN10管，MP8管，MP9管和MP10管关断，此时振荡器通路切断，电路不工作，不产生振荡信号。当使能控制端为低电平时，MP1管导通，MP1管的漏极为高电平，MP2管的漏极为低电平，MN8管，MN9管，MN10管，MP8管，MP9管和MP10管导通，此时振荡器正常工作。产生的本文档来自技高网...

【技术保护点】
一种带有使能功能的电阻电容振荡器电路，其特征在于：第一PMOS管(MP1)的源极分别与第二PMOS管(MP2)的源极，第八PMOS管(MP8)的源极，第九PMOS管(MP9)的源极，第十PMOS管(MP10)的源极，第六PMOS管(MP6)的源极，第七PMOS管(MP7)的源极和电源(VDD)相接；第一PMOS管(MP1)漏极分别与第一NMOS管(MN1)的漏极，第二PMOS管(MP2)的栅极，第二NMOS管(MN2)的栅极，第八NMOS管(MN8)的栅极，第九NMOS管(MN9)的栅极和第十NMOS管(MN10)的栅极相连；第一PMOS管(MP1)的栅极分别与使能控制端(EN)和第一NMOS管(MN1)的栅极相接；第一NMOS管(MN1)的源极分别与第二NMOS管(MN2)的源极，第八NMOS管(MN8)的源极，第九NMOS管(MPN)的源极，第十NMOS管(MN10)的源极，第六NMOS管(MN6)的源极，第七NMOS管(MN7)的源极和地(GND)相接；第二PMOS管(MP2)的漏极分别与第二NMOS管(MN2)的漏极，第八PMOS管(MP8)的栅极，第九PMOS管(MP9)的栅极和第十PMOS管(MP10)的栅极相接；第八PMOS管(MP8)的漏极与第三PMOS管(MP3)的源极相接；第三PMOS管(MP3)的栅极分别与第三NMOS管(MN3)的栅极和第二电阻(R2)的一端相接；第二电阻(R2)的另一端分别与第一电容(C1)的一端和第四电阻(R4)的一端相接；第三PMOS管(MP3)的漏极分别与第三NMOS管(MN3)的漏极和第一电阻(R1)的一端相接；第三NMOS管(MN3)的源极与第八NMOS管(MN8)的漏极相接；第九PMOS管(MP9)的漏极与第四PMOS管(MP4)的源极相接；第四PMOS管(MP4)的栅极分别与第四NMOS管(MN4)的栅极和第一电阻(R1)的另一端相接；第四PMOS管(MP4)的漏极分别与第四NMOS管(MN4)的漏极，第三电阻(R3)的一端和第一电容(C1)的另一端相接；第四NMOS管(MN4)的源极与第九NMOS管(MN9)的漏极相接；第十PMOS管(MP10)的漏极与第五PMOS管(MP5)的源极相接；第五PMOS管(MP5)的栅极分别与第五NMOS管(MN5)的栅极和第三电阻(R3)的另一端相接；第五PMOS管(MP5)的漏极分别与第五NMOS管(MN5)的漏极，第六NMOS管(MN6)的栅极，第六PMOS管(MP6)的栅极和第四电阻(R4)的另一端相接；第五NMOS管(MN5)的源极与第十NMOS管(MN10)的漏极相接；第六PMOS管(MP6)的漏极分别与第六NMOS管(MN6)的漏极，第七PMOS管(MP7)的栅极和第七NMOS管(MN7)的栅极相接；第七PMOS管(MP7)的漏极分别与第七NMOS管(MN7)的漏极和输出端(Vout)相接。...

【技术特征摘要】
1.一种带有使能功能的电阻电容振荡器电路，其特征在于：第一PMOS管(MP1)的源极分别与第二PMOS管(MP2)的源极，第八PMOS管(MP8)的源极，第九PMOS管(MP9)的源极，第十PMOS管(MP10)的源极，第六PMOS管(MP6)的源极，第七PMOS管(MP7)的源极和电源(VDD)相接；第一PMOS管(MP1)漏极分别与第一NMOS管(MN1)的漏极，第二PMOS管(MP2)的栅极，第二NMOS管(MN2)的栅极，第八NMOS管(MN8)的栅极，第九NMOS管(MN9)的栅极和第十NMOS管(MN10)的栅极相连；第一PMOS管(MP1)的栅极分别与使能控制端(EN)和第一NMOS管(MN1)的栅极相接；第一NMOS管(MN1)的源极分别与第二NMOS管(MN2)的源极，第八NMOS管(MN8)的源极，第九NMOS管(MPN)的源极，第十NMOS管(MN10)的源极，第六NMOS管(MN6)的源极，第七NMOS管(MN7)的源极和地(GND)相接；第二PMOS管(MP2)的漏极分别与第二NMOS管(MN2)的漏极，第八PMOS管(MP8)的栅极，第九PMOS管(MP9)的栅极和第十PMOS管(MP10)的栅极相接；第八PMOS管(MP8)的漏极与第三PMOS管(MP3)的源极相接；第三PMOS管(MP3)的栅极分别与第三NMOS管(MN3)的栅极和第二电阻(R2)的一端相接；第二电阻(...

【专利技术属性】
技术研发人员：王旭东，田素雷，廖春连，陈明辉，杨格亮，曲明，王鑫华，王湛，石立志，王晓茹，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：河北;13