GOA栅极驱动电路以及液晶显示装置制造方法及图纸

本发明专利技术公开了一种GOA栅极驱动电路，包括级联设置的多个GOA驱动单元，每一级GOA驱动单元包括上拉控制模块、上拉级传模块、第一下拉模块以及下拉维持模块；其中，每一级GOA驱动单元还包括第二下拉模块，所述第二下拉模块耦接于所述栅极控制信号和基准低电平信号之间，所述第二下拉模块由下拉信号控制，用于将所述栅极控制信号拉低至基准低电平信号，所述下拉信号是由独立的控制芯片提供。本发明专利技术还公开了一种液晶显示装置，其包括如上所述的GOA栅极驱动电路。

【技术实现步骤摘要】

本专利技术涉及显示器
,尤其涉及一种GOA栅极驱动电路，还涉及包含如上GOA栅极驱动电路的液晶显示装置。
技术介绍
主动式液晶显示装置中，每个像素具有一个薄膜晶体管(TFT)，其栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得该条线上的所有TFT打开，此时该水平扫描线上的像素电极会与垂直方向的数据线连接，从而将数据线上的显示信号电压写入像素，控制不同液晶的透光度进而达到控制色彩的效果。目前主动式液晶显示面板水平扫描线的驱动主要由面板外接的IC来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术，即GateDriveronArray(阵列基板行驱动)技术，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。GOA技术能减少外接IC的绑定(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。现有的GOA栅极驱动电路，通常包括级联的多个GOA驱动单元，每一级GOA驱动单元对应驱动一级水平扫描线。如图1所示，现有的GOA驱动单元的主要结构包括上拉控制模块(Pull-upcontrolpart)10、上拉级传模块(Pull-uppart)20，下拉模块(KeyPull-downPart)30和下拉维持模块(Pull-downHoldingPart)40，以及负责电位抬升的自举(Boast)电容CB。以4个CK输入信号的GOA电路为例，对于第n级GOA单元，上拉控制模块10负责控制上拉级传模块20的打开时间，一般根据前两级GOA驱动单元传递过来的扫描驱动信号Gn-2，输出本级电路的栅极控制信号Qn(通常称为Q点)；上拉级传模块20由栅极控制信号Qn控制，主要负责将时钟信号CK输出为本级电路的扫描驱动信号Gn；下拉模块30负责在第一时间将栅极控制信号Qn和扫描驱动信号Gn拉低为低电位，即，在接收到后两级GOA电路单元传递过来的高电平的扫描驱动信号Gn+2时，第一时间将本级电路的栅极控制信号Qn和扫描驱动信号Gn拉低为低电位关闭扫描信号；下拉维持模块40则负责将本级电路的栅极控制信号Qn和扫描驱动信号Gn维持(Holding)在关闭状态(即低电平电位)；自举电容(Cboast)则负责Q点的二次抬升，这样有利于上拉级传模块20的扫描驱动信号Gn输出。拼接屏技术，是指将较大尺寸的液晶显示屏切割为较小尺寸的显示屏，然后再将多个较小尺寸的显示屏拼接获得特定尺寸的显示屏。随着拼接屏技术的发展，在切割较大尺寸的液晶显示屏时，对设置在液晶显示屏边缘的GOA栅极驱动电路的级数提出了可任意切割的要求。然而，如上所述现有的GOA栅极驱动电路，对于每一级的GOA电路单元，由于下拉模块30是由后两级GOA电路单元传递过来扫描驱动信号Gn+2控制，若进行任意切割，例如在第n级进行切割，此时第n级为最后一级的电路单元，则切割完成后不再具有信号Gn+2以控制第n级下拉模块30，导致该级GOA电路单元无法正常工作，甚至导致整个GOA栅极驱动电路完全失效。因此，目前的液晶显示屏中，其中的GOA栅极驱动电路是无法满足在任意级数进行切割的要求。
技术实现思路
有鉴于此，本专利技术提供了一种GOA栅极驱动电路，该GOA栅极驱动电路可以在任意级数的GOA驱动单元进行切割，以满足切割后形成的各个栅极驱动电路都可以正常工作的要求。为了实现上述目的，本专利技术采用了如下的技术方案：一种GOA栅极驱动电路，包括级联设置的多个GOA驱动单元，每一级GOA驱动单元包括上拉控制模块、上拉级传模块、第一下拉模块以及下拉维持模块；所述上拉控制模块根据前两级扫描驱动信号控制产生栅极控制信号；所述上拉级传模块由所述栅极控制信号控制，将接收到的扫描时钟信号转换为本级扫描驱动信号输出；所述第一下拉模块根据后两级扫描驱动信号控制将所述栅极控制信号和本级扫描驱动信号拉低至基准低电平信号；所述下拉维持模块耦接于所述栅极控制信号和本级扫描驱动信号与基准低电平信号之间，用于将所述栅极控制信号和本级扫描驱动信号拉低至基准低电平信号；其中，每一级GOA驱动单元还包括第二下拉模块，所述第二下拉模块耦接于所述栅极控制信号和基准低电平信号之间，所述第二下拉模块由下拉信号控制，用于将所述栅极控制信号拉低至基准低电平信号；所述下拉信号的相位滞后于所述后两级扫描驱动信号，所述下拉信号由独立的控制芯片提供。优选地，所述下拉信号的波形是与所述后两级扫描驱动信号的波形相同而相位滞后的信号。优选地，所述第二下拉模块包括第三下拉晶体管，所述第三下拉晶体管的源极连接至所述栅极控制信号，栅极连接至所述下拉信号，漏极连接至基准低电平信号。优选地，所述独立的控制芯片为时序控制芯片。优选地，所述GOA驱动单元还包括自举电容，所述自举电容连接在所述上拉控制模块的输出端和所述上拉级传模块的输出端之间。优选地，所述上拉控制模块包括上拉控制晶体管，所述上拉控制晶体管的源极接收基准高电平信号，栅极接收前两级扫描驱动信号，漏极输出所述栅极控制信号。优选地，所述上拉级传模块包括上拉级传晶体管，所述上拉级传晶体管的栅极接收所述栅极控制信号，源极连接至所述扫描时钟信号，漏极输出本级扫描驱动信号。优选地，所述第一下拉模块包括第一下拉晶体管和第二下拉晶体管，所述第一下拉晶体管的源极连接至本级扫描驱动信号，栅极接收后两级扫描驱动信号，漏极连接至基准低电平信号；所述第二下拉晶体管的源极连接至所述栅极控制信号，栅极接收后两级扫描驱动信号，漏极连接至基准低电平信号。优选地，所述下拉维持模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管；其中，所述第一晶体管的栅极和源极连接并接收基准高电平信号，漏极与所述第二晶体管的源极连接；所述第二晶体管的栅极连接至所述栅极控制信号，漏极连接至基准低电平信号；所述第三晶体管的源极与所述第一晶体管的源极连接，栅极与所述第一晶体管的漏极连接，漏极与所述第四晶体管的源极连接；所述第四晶体管的栅极连接至所述栅极控制信号，漏极连接至基准低电平信号；所述第五晶体管的源极连接至所述栅极控制信号，栅极与所述第三晶体管的漏极连接，漏极连接至基准低电平信号；所述第六晶体管的源极连接至本级扫描驱动信号，栅极与所述第三晶体管的漏极连接，漏极连接至基准低电平信号。本专利技术还提供了一种液晶显示装置，其包括如上所述的GOA栅极驱动电路。本专利技术实施例中提供的GOA栅极驱动电路，在每一GOA驱动单元中增加了第二下拉模块，第二下拉模块由下拉信号控制，用于将栅极控制信号拉低至基准低电平信号。其中，下拉信号由独立于级联的多个GOA驱动单元之外的控制芯片提供，当GOA栅极驱动电路在任意级数的GOA驱动单元进行切割导致部分GOA驱动单元的第一下拉模块失效时，此时第二下拉模块可以使得该部分的GOA驱动单元仍能保持正常的工作状态，由此满足了GOA栅极驱动电路可以在任意级数进行切割的要求。包含如上的GOA栅极驱动电路的显示装置，在切割为小尺寸显示屏时，其切割尺寸具有更大地的自由度。附图说明图1是现有的本文档来自技高网...

【技术保护点】
一种GOA栅极驱动电路，包括级联设置的多个GOA驱动单元(1)，每一级GOA驱动单元(1)包括上拉控制模块(10)、上拉级传模块(20)、第一下拉模块(30)以及下拉维持模块(40)；所述上拉控制模块(10)根据前两级扫描驱动信号(Gn‑2)控制产生栅极控制信号(Qn)；所述上拉级传模块(20)由所述栅极控制信号(Qn)控制，将接收到的扫描时钟信号(CK)转换为本级扫描驱动信号(Gn)输出；所述第一下拉模块(30)根据后两级扫描驱动信号(Gn+2)控制将所述栅极控制信号(Qn)和本级扫描驱动信号(Gn)拉低至基准低电平信号(VSS)；所述下拉维持模块(40)耦接于所述栅极控制信号(Qn)和本级扫描驱动信号(Gn)与基准低电平信号(VSS)之间，用于将所述栅极控制信号(Qn)和本级扫描驱动信号(Gn)拉低至基准低电平信号(VSS)；其特征在于，每一级GOA驱动单元(1)还包括第二下拉模块(50)，所述第二下拉模块(50)耦接于所述栅极控制信号(Qn)和基准低电平信号(VSS)之间，所述第二下拉模块(30)由下拉信号(RT)控制，用于将所述栅极控制信号(Qn)拉低至基准低电平信号(VSS)；所述下拉信号(RT)的相位滞后于所述后两级扫描驱动信号(Gn+2)，所述下拉信号(RT)由独立的控制芯片(60)提供。...

【技术特征摘要】
1.一种GOA栅极驱动电路，包括级联设置的多个GOA驱动单元(1)，每一级GOA驱动单元(1)包括上拉控制模块(10)、上拉级传模块(20)、第一下拉模块(30)以及下拉维持模块(40)；所述上拉控制模块(10)根据前两级扫描驱动信号(Gn-2)控制产生栅极控制信号(Qn)；所述上拉级传模块(20)由所述栅极控制信号(Qn)控制，将接收到的扫描时钟信号(CK)转换为本级扫描驱动信号(Gn)输出；所述第一下拉模块(30)根据后两级扫描驱动信号(Gn+2)控制将所述栅极控制信号(Qn)和本级扫描驱动信号(Gn)拉低至基准低电平信号(VSS)；所述下拉维持模块(40)耦接于所述栅极控制信号(Qn)和本级扫描驱动信号(Gn)与基准低电平信号(VSS)之间，用于将所述栅极控制信号(Qn)和本级扫描驱动信号(Gn)拉低至基准低电平信号(VSS)；其特征在于，每一级GOA驱动单元(1)还包括第二下拉模块(50)，所述第二下拉模块(50)耦接于所述栅极控制信号(Qn)和基准低电平信号(VSS)之间，所述第二下拉模块(30)由下拉信号(RT)控制，用于将所述栅极控制信号(Qn)拉低至基准低电平信号(VSS)；所述下拉信号(RT)的相位滞后于所述后两级扫描驱动信号(Gn+2)，所述下拉信号(RT)由独立的控制芯片(60)提供。2.根据权利要求1所述的GOA栅极驱动电路，其特征在于，所述下拉信号(RT)的波形是与所述后两级扫描驱动信号(Gn+2)的波形相同而相位滞后的信号。3.根据权利要求1或2所述的GOA栅极驱动电路，其特征在于，所述第二下拉模块(50)包括第三下拉晶体管(T60)，所述第三下拉晶体管(T60)的源极连接至所述栅极控制信号(Qn)，栅极连接至所述下拉信号(RT)，漏极连接至基准低电平信号(VSS)。4.根据权利要求3所述的GOA栅极驱动电路，其特征在于，所述独立的控制芯片(60)为时序控制芯片。5.根据权利要求3所述的GOA栅极驱动电路，其特征在于，所述GOA驱动单元(1)还包括自举电容(CB)，所述自举电容(CB)连接在所述上拉控制模块(10)的输出端和所述上拉级传模块(20)的输出端之间。6.根据权利要求3所述的GOA栅极驱动电路，其特征在于，所述上拉控制...

【专利技术属性】
技术研发人员：王添鸿，刘徐君，周依芳，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44