一种高精度快速频率计制造技术

本发明专利技术公开了一种高精度快速频率计，其特征在于，包括显示模块、计算模块、FPGA控制模块、低端频率信号放大整形电路、高端频率信号分频电路和时钟模块；其中，高端频率信号分频电路，用于对待测频率信号进行隔直和分频处理后，输出CMOS电平信号到控制模块；低端频率信号放大整形电路，用于对待测频率信号进行隔直、放大整形后输出LVDS电平信号到FPGA控制模块；FPGA控制模块，用于根据时基信号产生计数脉冲对信号进行计数；计算模块，用于计算出由相邻两次计数脉冲上升沿和电平信号上升沿之间的时间间隔引起的计数误差发送给控制模块；控制模块根据所述计数结果、计数误差计算出待测频率信号的频率发送给显示模块进行显示。

【技术实现步骤摘要】

本专利技术涉及数字电路设计领域，涉及一种频率计数器产品，尤其涉及一种高精度快速频率计。
技术介绍
频率是电子技术中最基本的参数之一，并且与很多其他电参量的测量关系密切，因此频率的测量尤为重要。频率的测量方法有很多种，其中数字频率计测量频率具有测量精度高、测量速度快、可靠性高，以及功能齐全等优点，是频率测量的一个重要手段。目前国内生产频率计的厂家比较少,大多数以欧美厂家占领国际市场。欧美频率计厂家主要有：PendulumInstruments和Agilent科技等。PendulumInstruments公司常规频率计型号主要有：CNT-91、CNT-90、CNT-81、CNT-85。同时，PendulumInstruments公司还推出铷钟时基频率计CNT-91R、CNT-85R。以及微波频率计CNT-90XL(频率测量范围高达60G)。测量分辨率可达12位/秒，测量速度最高可达单次测量间隔50ps。Agilent科技公司的常规频率计信号主要有：53181A、53131A、53132A。同时，Agilent科技公司还推出微波频率计：53150A，53151A，53152A(频率测量范围最高可达46G)。测量分辨率可达10位/秒以上，测量速度可达单次测量间隔500ps。从长远来看，数字频率计的高度集成化和智能化，是无数工作者孜孜追求的目标，也是现代电子信息技术发展的一个重要方面，更是其逐步走向国际化、全球化的必然趋势。
技术实现思路
为了克服现有的数字测频技术的不足，本专利技术的目的在于提供一种高精度快速频率计。本专利技术解决其技术问题所采用的技术方案是：基于等精度测频法的测量原理，在现有数字式频率计设计方法的基础上，采用ACAM公司的数字时间转换芯片TDC-GP2对频率计的测量精度和测量速度进行进一步的提高，从而解决上述技术问题。该芯片能以信号通过其内部门电路的传播延迟来进行高精度的时间间隔测量。时间分辨率可达50ps。本专利技术的技术方案为：一种高精度快速频率计，其特征在于，包括显示模块、计算模块、FPGA控制模块、低端频率信号放大整形电路、高端频率信号分频电路和时钟模块；其中，所述高端频率信号分频电路，用于对接入的待测频率信号进行隔直和分频处理后，输出CMOS电平信号到所述FPGA控制模块；所述低端频率信号放大整形电路，用于对接入的待测频率信号进行隔直、放大整形及电平转换处理后，输出LVDS电平信号到所述FPGA控制模块；所述时钟模块，用于输出时基信号到所述FPGA控制模块；所述FPGA控制模块，用于对输入的电平信号进行分段分频处理，然后根据时基信号产生计数脉冲对信号进行计数；并将分段分频处理后的电平信号、计数脉冲发送给计算模块；所述电平信号包括所述CMOS电平信号和LVDS电平信号；所述计算模块，用于计算出由相邻两次计数脉冲上升沿和所述电平信号上升沿之间的时间间隔引起的计数误差Δμ发送给所述FPGA控制模块；所述FPGA控制模块根据所述计数结果、计数误差Δμ计算出待测频率信号的频率发送给所述显示模块进行显示。进一步的，所述FPGA控制模块根据公式计算待测频率信号的频率fx；其中，f0为时基信号频率，Div为原始频率信号的分频比，M为两次计数脉冲间隔内时基信号的个数，N为两次计数脉冲间隔内待测信号的个数。进一步的，所述FPGA控制模块对输入的电平信号进行分段分频处理，使计数信号在10Hz-100kHz范围内。进一步的，所述计算模块为数字时间转换芯片TDC-GP2；所述计算模块通过串行外设接口与所述FPGA控制模块连接。进一步的，所述高端频率信号分频电路包括一低压双模预置分频器芯片和一巴伦变压器；待测频率信号与地信号分别接入该巴伦变压器的初级输入端，该巴伦变压器的平衡差分信号输出端与该低压双模预置分频器芯片的信号输入的连接。进一步的，所述低端频率信号放大整形电路对输入的待测频率信号依次进行隔直、二极管嵌位和阻抗变换处理；处理后的信号与参考电压信号接入第一级ECL差分信号接收器的差分信号输入端，第一级芯ECL差分信号接收器的输出信号与参考电压信号接入第二级ECL差分信号接收器的差分信号输入端，依次类推，最后一级ECL差分信号接收器的输出信号接入电平转换芯片的输入端。进一步的，所述显示模块通过串行外设接口与所述FPGA控制模块连接。本设计中频率计的工作流程为：高端100MHz-2.7GHz或低端10Hz-100MHz频率信号分别通过两输入通道整形，送入FPGA后再进行进一步的处理，接着FPGA根据10MHz时基信号产生计数脉冲对频率信号计数，由TDC-GP2计算出相邻两次计数脉冲上升沿和待测频率信号(即分频分段处理后的电平信号)上升沿之间的时间间隔引起的计数误差Δμ，再通过FPGA将计数结果及TDC-GP2测量所得的时间间隔引起的计数误差Δμ带入计算公式完成计算，最后将计算结果以BCD码的形式送入真空荧光显示屏(VFD)显示。时基信号由铷原子钟产生，为10MHz，该信号作为测量过程中的标准频率，也需带入计算。图1为本专利技术的整体结构设计原理图，其包括待测信号整形部分，信号测量计算部分及显示部分。具体工作如下：在测量前先判断待测信号在哪一频段。若信号频率在100MHz-2.7GHz范围内，则接入高端信号通道，经过隔直和分频处理后，输出CMOS电平信号到FPGA；若信号频率在10Hz-100MHz范围内，则将其接入低端信号通道，经隔直、放大整形及电平转换处理后，输出LVDS电平信号到FPGA。通过设置，FPGA可选中输入信号的通道(由于高端频率信号和低端频率信号通过不同端口接入电路，通过整形后连接至FPGA不同输入引脚，本设计通过设置来选择出有信号输入的引脚)，并再对信号进行分段分频处理，使计数器计数信号在10Hz-100kHz范围内，接着对信号进行计数。TDC-GP2的外设接口为SPI(SerialPeripheralinterface)串行外设接口，通过SPI通信协议实现FPGA对TDC-GP2的控制。FPGA读取相邻两个计数脉冲之间的计数值和由TDC-GP2测量得到的相邻两个计数脉冲与待测频率信号上升沿的时间数据，进行处理并完成公式计算(计算公式为其中fx为待测信号频率，f0为时基信号频率，Div为原始频率信号的分频比，M为两次计数脉冲间隔内时基信号的个数，N为两次计数脉冲间隔内待测信号的个数，Δμ为计数误差，由对TDC-GP2测得的两段时间数据计算处理得到，具体见原理分析部分)，将最终结果输入到VFD进行显示。VFD的外设接口也为SPI串行外设接口，FPGA对其的控制也遵循SPI通信协议。与现有技术相比，本专利技术的有益效果是：利用该设计方法可以大大降低等精度测频法的计数误差引起的测量误差，提高测量精度；同时能减小系统的最小测量时间间隔，即提高测量速度。如表1，将信号同时送给本设计产品和惠普53131A数字频率计，对两款频率计性能进行比较。本设计产品测量精度可达1-10,测量时间分辨率可达65ps，均优于惠普53131A频率计。表1效果对比图附图说明下面结合附图和实施例对本专利技术进一步说明。图1为本专利技术频率计的总体设计方案图；图2为测量原理图；图3为高端频率信号处理电路图；图4为隔直及阻抗变换电路；图5为低端本文档来自技高网...

【技术保护点】
一种高精度快速频率计，其特征在于，包括显示模块、计算模块、FPGA控制模块、低端频率信号放大整形电路、高端频率信号分频电路和时钟模块；其中，所述高端频率信号分频电路，用于对接入的待测频率信号进行隔直和分频处理后，输出CMOS电平信号到所述FPGA控制模块；所述低端频率信号放大整形电路，用于对接入的待测频率信号进行隔直、放大整形及电平转换处理后，输出LVDS电平信号到所述FPGA控制模块；所述时钟模块，用于输出时基信号到所述FPGA控制模块；所述FPGA控制模块，用于对输入的电平信号进行分段分频处理，然后根据时基信号产生计数脉冲对信号进行计数；并将分段分频处理后的电平信号、计数脉冲发送给计算模块；所述电平信号包括所述CMOS电平信号和LVDS电平信号；所述计算模块，用于计算出由相邻两次计数脉冲上升沿和所述电平信号上升沿之间的时间间隔引起的计数误差Δμ发送给所述FPGA控制模块；所述FPGA控制模块根据所述计数结果、计数误差Δμ计算出待测频率信号的频率发送给所述显示模块进行显示。

【技术特征摘要】
1.一种高精度快速频率计，其特征在于，包括显示模块、计算模块、FPGA控制模块、低端频率信号放大整形电路、高端频率信号分频电路和时钟模块；其中，所述高端频率信号分频电路，用于对接入的待测频率信号进行隔直和分频处理后，输出CMOS电平信号到所述FPGA控制模块；所述低端频率信号放大整形电路，用于对接入的待测频率信号进行隔直、放大整形及电平转换处理后，输出LVDS电平信号到所述FPGA控制模块；所述时钟模块，用于输出时基信号到所述FPGA控制模块；所述FPGA控制模块，用于对输入的电平信号进行分段分频处理，然后根据时基信号产生计数脉冲对信号进行计数；并将分段分频处理后的电平信号、计数脉冲发送给计算模块；所述电平信号包括所述CMOS电平信号和LVDS电平信号；所述计算模块，用于计算出由相邻两次计数脉冲上升沿和所述电平信号上升沿之间的时间间隔引起的计数误差Δμ发送给所述FPGA控制模块；所述FPGA控制模块根据所述计数结果、计数误差Δμ计算出待测频率信号的频率发送给所述显示模块进行显示。2.如权利要求1所述的高精度快速频率计，其特征在于，所述FPGA控制模块根据公式计算待测频率信号的频率fx；其中，f0为时基信号频率，Div为原始频率信号的分频比，M为两次计数脉冲间隔内时基信号的个数，...

【专利技术属性】
技术研发人员：张云峰，陈清妤，夏明耀，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京;11