一种电子式互感器合并单元的时间同步装置制造方法及图纸

本实用新型专利技术提供了一种电子式互感器合并单元的时间同步装置，其特征在于，包括CPU、以太网收发器(PHY)和现场可编程门阵列(FPGA)芯片，所述的CPU包含以太网MAC控制器模块和PTP协议模块，所述的以太网收发器(PHY)连接CPU的以太网MAC控制器模块，所述现场可编程门阵列(FPGA)芯片通过CPU总线与CPU连接。本实用新型专利技术采用FPGA和MPC8313(E)双处理器为核心的硬件系统，利用FPGA来完成对多路电子式互感器的数据采集和传输。MPC8313则作为主CPU，不仅完成了对采集数据的复杂处理，而且实现了PTP协议，使得时间同步精度达到亚微秒级。

【技术实现步骤摘要】

本技术属于输变电
，特别涉及一种电子式互感器合并单元的时间同步装置。
技术介绍
随着智能电网和智能变电站的发展，数字化变电站中各级设备对同步时钟的精度和稳定性要求越来越高。其中合并单元作为数字化变电站间隔层、站控层设备的数据来源，同步的准确性显得更为重要，同步误差要求控制在1us以内。目前国网要求的合并单元在同步对时方面应能接收秒脉冲(1PPS)、IRIG-B码或者IEEE1588协议对时信号，并且要求合并单元在正常情况下采样的同步误差应不大于±1us。在外部同步信号消失后，至少能在10min内继续满足4us同步精度要求。但是秒脉冲对时和IRIG-B码对时可靠性较差，对时精度不足，难以达到国网的要求。IEEEE1588作为一种网络对时协议，其主要优点是采用采用硬件打时间戳，同步精度高；特别适合于以太网；不需要单独的硬接线，降低了成本具有较强的故障容错能力；可减少对GPS的依赖，实现亚微秒级的同步精度，能使数字化变电站实现网络化时钟同步。专利
技术实现思路
本本文档来自技高网...

【技术保护点】
一种电子式互感器合并单元的时间同步装置，其特征在于，包括CPU、以太网收发器和现场可编程门阵列芯片，所述的CPU包含以太网MAC控制器模块和PTP协议模块，所述的以太网收发器连接CPU的以太网MAC控制器模块，所述现场可编程门阵列芯片通过CPU总线与CPU连接。

【技术特征摘要】
1.一种电子式互感器合并单元的时间同步装置，其特征在于，包括CPU、
以太网收发器和现场可编程门阵列芯片，所述的CPU包含以太网MAC控制器
模块和PTP协议模块，所述的以太网收发器连接CPU的以太网MAC控制器模
块，所述现场可编程门阵列芯片通过CPU总线与CPU连接。
2.如权利要求1所述的电子式互感器合并单元的时间同步装置，其特征在
于，所述的所述CPU型号为PowerPC处理器MPC8313或MPC8313E。
3.如权利要求1所述的电子式互感器合并单元的时间同步装置，其特征在
于，所述的以太网收发器为BCM5241。
4.如权利要求1所述...

【专利技术属性】
技术研发人员：田晓霄，李水清，方临川，李晓丹，
申请(专利权)人：正泰电气股份有限公司，
类型：新型
国别省市：上海;31