信号比较装置及其控制方法制造方法及图纸

本发明专利技术涉及一种信号比较装置及其控制方法。信号比较装置包括第一比较器、自定时时钟脉冲产生器以及控制器。第一比较器受控于启用信号以对第一输入信号的差值进行比较，并产生输出信号。自定时时钟脉冲产生器接收输出信号以产生自定时时钟脉冲信号。控制器接收自定时时钟脉冲信号，计算自定时时钟脉冲信号的时间区间，该时间区间与该第一比较器的第一输入信号相关，并判断是否等于或大于临界时间以产生亚稳态检测信号。当该时间区间等于或大于临界时间时，控制器输出亚稳态检测信号以作为启用信号，以使第一比较器继续对下一级的第一输入信号的差值进行比较。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，且特别是涉及一种信号比较装置及其控制方法。
技术介绍
以比较器为基础的(comparatorbased)模拟数字转换器(Analog-to-DigitalConverter，简称为ADC)一直都是非常热门的研究主题，例如是快闪式(Flash)、折叠式(Folding)、逐次逼近寄存器(SuccessiveApproximationRegister，简称为SAR)以及子区式(Sub-Ranging)等架构的模拟数字转换器。因比较器为基础的模拟数字转换器具备高速、高分辨率、低功耗以及低面积等特性，且随着工艺技术的演进，这些特色将更为显著，故具有较高的系统整合性。另外，搭配自定时(Self-Timed)操作的时序控制机制，可减化该模拟数字转换器内部的时钟脉冲信号产生器的电路复杂度，并增加该模拟数字转换器的采样速度。因此，以自定时比较器为基础的模拟数字转换器逐渐已成为争相研究发展的技术重点之一。然而，当自定时比较器对输入信号进行比较，且此时输入信号的输入差值趋近于零时，自定时比较器将无法在要求的时间区间下顺利产生比较结果。如此一来，自定时比较器会进入亚稳态(MetastableState)。当自定时比较器进入亚稳态时，其下一级的自定时信号将会延后产生，进而影响到系统运行的时序，并导致系统的位错误率(BitErrorRate，简称为BER)提升。因此，如何降低自定时比较器进入亚稳态的机率，将是自定时系统能否长时间正常运行的主要关键。
技术实现思路
本专利技术提供一种信号比较装置及其控制方法，可避免信号比较装置长时间进入亚稳态。本专利技术的一方面提供一种信号比较装置。此信号比较装置包括第一比较器、自定时时钟脉冲产生器以及控制器。第一比较器接收至少二第一输入信号。第一比较器受控于启用信号。第一比较器根据启用信号而对至少二个第一输入信号的差值进行比较，并产生输出信号。自定时时钟脉冲产生器耦接到第一比较器以接收输出信号，且依据输出信号产生自定时时钟脉冲信号。控制器耦接到自定时时钟脉冲产生器以接收自定时时钟脉冲信号。控制器计算自定时时钟脉冲信号的时间区间，该时间区间与该第一比较器的至少二个第一输入信号相关。控制器判断上述时间区间是否等于或大于临界时间，并根据判断的结果产生亚稳态检测信号。其中当上述时间区间等于或大于临界时间时，控制器输出亚稳态检测信号以作为启用信号，以使第一比较器继续对下一级的至少二个第一输入信号进行比较。于另一观点而言，本本专利技术的另一方面提供一种信号比较装置的控制方法。此控制方法包括：接收至少二个第一输入信号；根据启用信号而对至少二个第一输入信号的差值进行比较，并产生输出信号；依据输出信号而产生自定时时钟脉冲信号；计算自定时时钟脉冲信号的时间区间，此时间区间与至少二个第一输入信号相关，并判断此时间区间是否等于或大于临界时间；以及根据判断的结果产生亚稳态检测信号。当上述时间区间等于或大于临界时间时，选择亚稳态检测信号以作为启用信号，以使信号比较装置继续对下一级的至少二个第一输入信号进行比较。基于上述，本专利技术提出的信号比较装置及其控制方法可根据上述自定时时钟脉冲信号的时间区间来产生亚稳态检测信号。其中，时间区间与上述第一输入信号相关。当此时间区间等于或大于临界时间时，选择亚稳态检测信号以作为启用信号，以使第一比较器重置而可继续对下一次的第一输入信号的差值进行比较。本专利技术计算自定时时钟脉冲信号的时间区间，此时间区间与上述第一比较器的第一输入信号相关，并在此时间区间过长时会使第一比较器重置以离开亚稳态，如此可避免信号比较装置长时间地进入亚稳态而影响自定时比较系统的时序正确性，并降低在自定时操作时的位错误率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图做详细说明如下。应了解的是，上述一般描述及以下具体实施方式仅为例示性及阐释性的，其并不能限制本专利技术所欲主张的保护范围。附图说明图1是一种信号比较装置的方块示意图。图2是根据图1所示的信号比较装置的一时序示意图。图3A与图3B是根据图1所示的信号比较装置的自定时时钟脉冲产生器的电路示意图。图4是根据图1所示的信号比较装置的另一时序示意图。图5是根据本专利技术的一实施例的一种具有亚稳态检测机制的信号比较装置。图6是根据图5所示的信号比较装置的时序示意图。图7A与图7B是根据图5所示的信号比较装置的选择器的电路示意图。图8是根据图5所示的信号比较装置的第一比较器的电路示意图。图9A、图9B、图9C与图9D是根据图5所示的信号比较装置的亚稳态检测器的电路示意图。图10是根据图9所示的亚稳态检测器的时序示意图。图11绘示本专利技术一实施例的信号比较装置的控制方法的步骤流程图。附图符号说明100：信号比较装置110：第一比较器120：自定时时钟脉冲产生器122：或非门124：或门126：与非门200：信号比较装置210：控制器230：亚稳态检测器232：第二比较器234：与非门236：或门240：选择器242：或非门244：与门320：放电单元340：充电单元810：比较单元S900、S910、S920、S930、S940：步骤CLK_CMP：启用信号CLK_CMPR：反相的启用信号CLK_ST：自定时时钟脉冲信号CLK_STR：反相的自定时时钟脉冲信号GND：接地电压Meta：亚稳态检测信号Meta_R：反相的亚稳态检测信号MN11、MN11’、MN12、MN13、MN14、MN15、MP11、MP12、MP13、MP13’、MP14：晶体管Om、Op：差动输出端S1：关闭状态S2：启动状态S3：重置状态S4：比较状态ST_EN：致能信号T0、T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14：时间Tcmp：时间区间Tmeta：临界时间Valid：有效比较信号VDD：电源电压Vip、Vin：第一输入信号Vip_md、Vin_md：第二输入信号Vmdp、Vmdn：差动输出信号Vom、Vop：差动输出信号ΔVi：第一输入差值ΔVi_md：第二输入差值具体实施方式请参照图本文档来自技高网...

【技术保护点】
一种信号比较装置，其特征在于，包括：第一比较器，接收至少二个第一输入信号，受控于启用信号，且根据该启用信号而对该至少二个第一输入信号的差值进行比较，并产生输出信号；自定时时钟脉冲产生器，耦接到该第一比较器以接收该输出信号，且依据该输出信号产生自定时时钟脉冲信号；以及控制器，耦接到该自定时时钟脉冲产生器以接收该自定时时钟脉冲信号，计算该自定时时钟脉冲信号的时间区间，并判断该时间区间是否等于或大于临界时间以产生亚稳态检测信号，其中该时间区间与该至少二个第一输入信号相关，当该时间区间等于或大于该临界时间时，该控制器输出该亚稳态检测信号以作为该启用信号，以使该第一比较器继续对下一级的该至少二个第一输入信号进行比较。

【技术特征摘要】
2014.12.08 TW 1031425981.一种信号比较装置，其特征在于，包括：
第一比较器，接收至少二个第一输入信号，受控于启用信号，且根据该
启用信号而对该至少二个第一输入信号的差值进行比较，并产生输出信号；
自定时时钟脉冲产生器，耦接到该第一比较器以接收该输出信号，且依
据该输出信号产生自定时时钟脉冲信号；以及
控制器，耦接到该自定时时钟脉冲产生器以接收该自定时时钟脉冲信
号，计算该自定时时钟脉冲信号的时间区间，并判断该时间区间是否等于或
大于临界时间以产生亚稳态检测信号，其中该时间区间与该至少二个第一输
入信号相关，当该时间区间等于或大于该临界时间时，该控制器输出该亚稳
态检测信号以作为该启用信号，以使该第一比较器继续对下一级的该至少二
个第一输入信号进行比较。
2.如权利要求1所述的信号比较装置，其特征在于，该控制器还接收
至少二个第二输入信号，该控制器包括：
亚稳态检测器，接收该启用信号或该至少二个第二输入信号以产生该亚
稳态检测信号，其中该启用信号与该自定时时钟脉冲信号相关，该亚稳态检
测器通过该启用信号来计算该自定时时钟脉冲信号位于一电压电平的该时
间区间，并判断该时间区间是否等于或大于该临界时间以产生该亚稳态检测
信号；以及
选择器，接收该自定时时钟脉冲信号，耦接到该亚稳态检测器以接收该
亚稳态检测信号，当该自定时时钟脉冲信号的该时间区间等于或大于该临界
时间时，该选择器选择该亚稳态检测信号以作为该启用信号，否则该选择器
选择该自定时时钟脉冲信号以作为该启用信号，
其中，该临界时间与该启用信号或该至少二个第二输入信号相关。
3.如权利要求2所述的信号比较装置，其特征在于，该亚稳态检测器
包括：
第二比较器，接收该启用信号与反相的该启用信号，受控于该启用信号，
且根据该启用信号而对该启用信号与反相的该启用信号进行比较，从而产生
差动输出信号；以及
逻辑门，耦接到该第二比较器以接收该差动输出信号，且对该差动输出

\t信号进行逻辑运算以产生该亚稳态检测信号。
4.如权利要求3所述的信号比较装置，其特征在于，该逻辑门包括与
非门或是或门。
5.如权利要求3所述的信号比较装置，其特征在于，该第二比较器的
电路结构实质上等同于该第一比较器的电路结构。
6.如权利要求5所述的信号比较装置，其特征在于，该第二比较器的
处理速度低于该第一比较器的处理速度。
7.如权利要求2所述的信号比较装置，其特征在于，该亚稳态检测器
包括：
第二比较器，接收该至少二个第二输入信号，受控于该启用信号，且对
该至少二个第二输入信号的差值进行比较，从而产生差动输出信号；以及
逻辑门，耦接到该第二比较器以接收该差动输出信号，且对该差动输出
信号进行逻辑运算以产生该亚稳态检测信号。
8.如权利要求7所述的信号比较装置，其特征在于，该逻辑门包括与
非门或是或门。
9.如权利要求7所述的信号比较装置，其特征在于，该第二比较器的
电路结构实质上等同于该第一比较器的电路结构。
10.如权利要求9所述的信号比较装置，其特征在于，该第二比较器的
处理速度低于该第一比较器的处理速度。
11.如权利要求2所述的信号比较装置，其特征在于，该选择器包括：
或非门，接收反相的该自定时时钟脉冲信号与该亚稳态检测信号以产生
该启用信号。
12.如权利要求2所述的信号比较装置...

【专利技术属性】
技术研发人员：钟勇辉，陈博玮，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：中国台湾;71