静电放电保护元件制造技术

本发明专利技术实施例公开一种静电放电保护元件，是用来当静电放电事件发生时，在内部电路及输入/输出端之间导出静电放电电流，静电放电保护元件包含输入/输出焊垫、导电体及间隙结构。输入/输出焊垫连接于输入/输出端及内部电路之间。导电体与接地端连接。间隙结构设置于输入/输出焊垫及导电体之间，其经配置使当静电放电事件发生时，静电放电电流视输入/输出焊垫与连接接地端的导电体之间为一导通路径。能降低设计端的负担，并能有效减少成本，而能使空间利用率大幅提升。

【技术实现步骤摘要】

本专利技术是有关一种静电放电(electrostaticdischarge，ESD)保护元件，特别是关于一种用于当静电放电事件发生时，在内部电路与输入/输出端之间导出静电放电电流的静电放电保护元件。
技术介绍
在集成电路中，为了避免大量的电荷在极短的时间内经由集成电路的I/O接脚传入集成电路中，而破坏集成电路的内部电路(internalcircuit)，通常在内部电路与I/O接脚之间设有静电放电保护电路。当过量的暂态电压或电流产生，静电放电保护电路可以即时的反应，将过量的暂态电压或电流引导至电压源以避免暂态电压或电流流入核心电路所引起的损害。如上述，为了降低静电放电对内部电路的影响，经常需要额外设置静电放电保护电路，设计端需要针对静电放电保护电路，改变原有IC空间配置以及元件的设计，而制造上也需针对静电放电保护电路增加工艺，而导致制造上时间以及成本的增加。因此，急需一种简单的静电放电保护设计，来降低设计端的负担，并能有效减少成本，而能使空间利用率大幅提升。
技术实现思路
为了解决上述问题，本专利技术的目的在于提供一种静电放电(electrostaticdischarge，ESD)保护元件，用来当静电放电事件发生时，在内部电路及输入/输出端之间导出静电放电电流，静电放电保护元件包含输入/输出焊垫、导电体及间隙结构。输入/输出焊垫连接于输入/输出端及内部电路之间。导电体与接地端连接。间隙结构设置于输入/输出焊垫及导电体之间，其经配置使当静电放电事件发生时，静电放电电流视输入/输出焊垫与连接接地端的导电体之间为一导通路径。较佳者，间隙结构是包含至少一空气层、至少一介电质层或至少一多孔隙材料。较佳者，输入/输出焊垫的形状是包含圆形、矩形及多边形。较佳者，间隙结构是环设于输入/输出焊垫。较佳者，输入/输出焊垫及间隙结构之间进一步包含另一导电体，其经配置使当静电放电事件发生时，静电放电电流视输入/输出焊垫、另一导电体、间隙结构及连接接地端的导电体之间为一导通路径。根据本专利技术的另一目的，在于提供一种(electrostaticdischarge，ESD)保护元件，是用来当一静电放电事件发生时，在一第一内部电路及一第二内部电路之间导出一静电放电电流，静电放电保护元件包含输入/输出焊垫、多个第一导电体及多个间隙结构。输入/输出焊垫连接于第一内部电路及第二内部电路之间；多个第一导电体分别与多个接地端连接；多个间隙结构分别设置于输入/输出焊垫及导电体之间，其经配置使当静电放电事件发生时，静电放电电流视多个输入/输出焊垫与分别连接多个接地端的多个第一导电体之间为多个导通路径。较佳者，多个间隙结构是包含至少一空气层、至少一介电质层或至少一多孔隙材料。较佳者，多个间隙结构是环设于输入/输出焊垫。较佳者，多个第一导电体是彼此相连的。较佳者，输入/输出焊垫及多个间隙结构之间进一步包含一第二导电体，其经配置使当静电放电事件发生时，静电放电电流分别视输入/输出焊垫、第二导电体、多个间隙结构及分别连接多个接地端的多个第一导电体之间为多个导通路径。综上所述，根据本专利技术的静电保护元件，当考虑静电放电事件发生时，间隙结构将会提供静电放电电流多个导通路径，使其流向接地端而不至于影响与输入/输出焊垫连接的电子元件。再者，输入/输出焊垫I/OPAD可作为晶片整合用的布局元件(cell)，当暂态能量触发内部电路到接地端的路径时，输入/输出焊垫的布局元件的规划方式可搭配间隙结构调整，以在静电放电(ESD)测试，系统层级静电枪(System-LevelESDGun)测试，电气快速暂态脉冲(EFT)测试，雷击(Surge)测试时提供一个能量消散的导电路径。此外，通过采用本专利技术的静电放电保护元件，输入/输出焊垫I/OPAD可以单一元件(unitcell)方式用于全晶片(wholechip)式布局规划并快速整合于系统晶片中。附图说明本专利技术的上述及其他特征及优势将通过参照附图详细说明其例示性实施例而变得更显而易知，其中：图1为根据本专利技术的静电放电保护元件的第一实施例示出的示意图。图2为根据本专利技术的静电放电保护元件的第二实施例示出的示意图。图3A为根据本专利技术的静电放电保护元件的第三实施例示出的透视图。图3B为当静电放电事件发生时，根据本专利技术的静电放电保护元件的第三实施例示出的剖视图。图4为根据本专利技术的静电放电保护元件的第四实施例示出的示意图。图5为根据本专利技术的静电放电保护元件的第五实施例示出的示意图。图6为根据本专利技术的静电放电保护元件的第六实施例示出的示意图。图7A-7C为根据本专利技术的静电放电保护元件的不同实施态样示出的示意图。其中，附图标记说明如下：100、200、300：内部电路501：第一内部电路502：第二内部电路：I/O：输入/输出端ESD1、ESD2、ESD3、ESD4、ESD5、ESD6、ESD7A、ESD7B、ESD7C：静电放电保护元件I/OPAD：输入/输出焊垫CON、CON1、CON2、CON3、CON4：导电体GAP、GAP1、GAP2：间隙结构GND：接地端Iesd、Iesd1、Iesd2：静电放电电流SIGNAL：信号源INPUT：输入电路PMOS：P型金属氧化物半导体NMOS：N型金属氧化物半导体PAD1：第一焊垫PAD2：第二焊垫PAS：钝化层ML：金属线INS：绝缘层IMD：金属间介电层VSS_I/O、VDD_I/O：电压源SHP：尖端构造具体实施方式为使本专利技术解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本专利技术实施例的技术方案作进一步的详细描述，并以实施例的表达形式详细说明如下，而其中所使用的附图，其主旨仅为示意及辅助说明书之用，未必为本专利技术实施后的真实比例与精准配置，故不应就所附的附图的比例与配置关系解读、局限本专利技术于实际实施上的权利要求范围，合先叙明。显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。为利本领域普通技术人员了解本专利技术的技术特征、内容与优点及其所能达成的功效，现将本专利技术配合附图，于此使用，词汇“与/或”包含一或多个相关条列项目的任何或所有组合。当“至少其一”的叙述前缀于一元件清单前时，是修饰整个清单元件而非修饰清单中的个别元件。请参考图1，为根据本专利技术的静电放电(electrostaticdischarge，ESD)保护元件的第一实施例示出的示意图。如图所示，静电放电保护元件ESD是用来当静电放电事件发生时，在内部电路100及输入/输出端I/O之间导出静电放电电流，静电放电保护元件ESD1包含输入/输出焊垫I/OPAD、导电体CON及间隙结构GAP。输入/输出焊垫I/OPAD连接于输入/输出端I/O及内部电路100之间。导电体CON与接地端GND连接。间隙结构GAP设置于输入/输出焊垫I/OPAD及导电体CON之间，其经配置使当静电放电事件发生时，静电放电电流Iesd视输入/输出焊垫I/OPAD与连接接地端GND的导电体CON之间为一导通路本文档来自技高网...

【技术保护点】
一种静电放电保护元件，用来当一静电放电事件发生时，在一内部电路及一输入/输出端之间导出一静电放电电流，其特征在于，该静电放电保护元件包含：一输入/输出焊垫，连接于该输入/输出端及该内部电路之间；一导电体，与一接地端连接；一间隙结构，设置于该输入/输出焊垫及该导电体之间，其经配置使当该静电放电事件发生时，该静电放电电流视该输入/输出焊垫与连接该接地端的该导电体之间为一导通路径。

【技术特征摘要】
1.一种静电放电保护元件，用来当一静电放电事件发生时，在一内部电路及一输入/输出端之间导出一静电放电电流，其特征在于，该静电放电保护元件包含：一输入/输出焊垫，连接于该输入/输出端及该内部电路之间；一导电体，与一接地端连接；一间隙结构，设置于该输入/输出焊垫及该导电体之间，其经配置使当该静电放电事件发生时，该静电放电电流视该输入/输出焊垫与连接该接地端的该导电体之间为一导通路径。2.如权利要求1所述的静电放电保护元件，其特征在于，该间隙结构是包含至少一空气层、至少一介电质层或至少一多孔隙材料。3.如权利要求1所述的静电放电保护元件，其特征在于，该输入/输出焊垫的形状是包含圆形、矩形及多边形。4.如权利要求1所述的静电放电保护元件，其特征在于，该间隙结构是环设于该输入/输出焊垫。5.如权利要求1所述的静电放电保护元件，其特征在于，该输入/输出焊垫及该间隙结构之间进一步包含另一导电体，其经配置使当该静电放电事件发生时，该静电放电电流视该输入/输出焊垫、该另一导电体、该间隙结构及连接该接地端的该导电体之间为一导通路径。6.一种静电放电保护元件，用来当一静...

【专利技术属性】
技术研发人员：曹太和，颜承正，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71