用于D类放大器的功率级的驱动器电路制造技术

本发明专利技术描述了一种用于D类放大器的功率级的驱动器电路和一种D类放大器的实施例。在一个实施例中，用于D类放大器的功率级的驱动器电路包括与D类放大器的功率级的功率晶体管的栅极端连接的串联连接的晶体管器件，在该串联连接的晶体管器件中的第一晶体管器件的栅极端和该功率晶体管的源极端之间连接的电压发生器，以及在该功率晶体管的栅极端与该第一晶体管器件的源极端和漏极端中的一者之间连接的电流倍增器。电流倍增器被配置成产生与在第一晶体管器件的源极端和漏极端中的该一者的电流成比例的输出电流。

【技术实现步骤摘要】

本专利技术涉及用于D类放大器的功率级的驱动器电路。
技术介绍
D类放大器可用于消费型装置和汽车装置中，从而为移动或汽车应用实现良好的信号质量、高输出功率、高效率和长期的电池使用时间。例如，D类放大器可用于个人计算装置例如移动电话、助听器，以及音频系统，例如家庭影院系统、功率扬声器、低音炮和低音放大器中。D类放大器通常包括驱动器装置，其生成用于该D类放大器的功率级中的功率晶体管的驱动信号。用于D类放大器的功率级的常规驱动器装置通常需要自举电容器或电荷泵电压以用于产生参考电压。此外，用于D类放大器的功率级的常规驱动器装置通常对于驱动器装置中的晶体管具有严格电容要求。因此，常规驱动器装置的部件成本可能是相当高的。
技术实现思路
描述了一种用于D类放大器的功率级的驱动器电路和一种D类放大器的实施例。在一个实施例中，用于D类放大器的功率级的驱动器电路包括与D类放大器的功率级的功率晶体管的栅极端连接的串联连接的晶体管器件、在该串联连接的晶体管器件的第一晶体管器件的栅极端和该功率晶体管的源极端之间连接的电压发生器，以及在该功率晶体管的栅极端与该第一晶体管器件的源极端和漏极端中的一者之间连接的电流倍增器。电流倍增器被配置成产生与在第一晶体管器件的源极端和漏极端中的该一者的电流成比例的输出电流。因为电流倍增器可以为该功率晶体管产生更大的输出电流，所以该串联连接的晶体管器件的电容要求可以被放宽，并且可以降低驱动器装置的部件成本。在实施例中，在电流倍增器的输出电流与在第一晶体管器件的源极端和漏极端中的一者的电流之间的比率为大于1的值。在实施例中，电流倍增器包括多个电流镜。在实施例中，串联连接的晶体管器件另外包括第二晶体管器件，第二晶体管器件的源极端或漏极端中的一者与功率晶体管的栅极端连接。在实施例中，串联连接的晶体管器件另外包括在功率晶体管的栅极端和该功率晶体管的源极端之间连接的第三晶体管器件。在实施例中，第二晶体管器件和第三晶体管器件的栅极端彼此连接。在实施例中，第二晶体管器件和第三晶体管器件为不同类型的晶体管。在实施例中，驱动器电路另外包括第一电流源，其连接至电流倍增器并连接至第一晶体管器件的源极端和漏极端中的该一者。在实施例中，驱动器电路另外包括第二电流源和第四晶体管器件，第二电流源连接至电流倍增器，该第四晶体管器件的栅极端连接至第一晶体管器件并连接至第二电流源。在实施例中，驱动器电路另外包括串联连接至第四晶体管器件的第五晶体管器件、串联连接至该第五晶体管器件的电阻器、连接至该第五晶体管器件的栅极端并连接至功率晶体管的源极端的第六晶体管器件，以及连接至该电阻器器件并连接至该功率晶体管的源极端的第七晶体管器件。在实施例中，功率晶体管为NMOS晶体管，并且该功率晶体管的源极端为该NMOS晶体管的源极端。在实施例中，第一晶体管器件为NMOS晶体管，并且该第一晶体管器件的源极端和漏极端中的一者为该NMOS晶体管的漏极端。在实施例中，D类放大器包括驱动器电路和功率级。在实施例中，D类放大器另外包括被配置成将输入信号转换为用于功率级的经过调制的信号的调制器。在实施例中，用于D类放大器的功率级的驱动器电路包括与功率级的NMOS功率晶体管的栅极端连接的串联连接的晶体管器件、在该串联连接的晶体管器件的第一NMOS晶体管器件的栅极端和该NMOS功率晶体管的源极端之间连接的电压发生器，以及在该NMOS功率晶体管的栅极端和该第一NMOS晶体管器件的漏极端之间连接的电流倍增器。电流倍增器被配置成产生与在第一NMOS晶体管器件的漏极端的电流成比例的输出电流。在实施例中，在电流倍增器的输出电流与在第一晶体管器件的源极端和漏极端中的一者的电流之间的比率为大于1的值。在实施例中，电流倍增器包括多个电流镜。在实施例中，串联连接的晶体管器件另外包括PMOS晶体管器件和第二NMOS晶体管器件，该PMOS晶体管器件的漏极端与该NMOS功率晶体管的栅极端连接，其中，该PMOS晶体管器件和该第二NMOS晶体管器件的漏极端被连接至该NMOS功率晶体管的栅极端。在实施例中，D类放大器包括调制器和功率级，该调制器被配置成将输入信号转换为经过调制的信号，该功率级被配置成放大经过调制的信号以生成用于驱动负载的经过放大的信号。功率级包括第一驱动器电路、可操作地连接至该第一驱动器电路的第一功率晶体管、第二驱动器电路和可操作地连接至该第二驱动器电路的第二功率晶体管。第一驱动器电路包括与功率级的第一功率晶体管的栅极端连接的串联连接的晶体管器件、在该串联连接的晶体管器件中的第一晶体管器件的栅极端和该第一功率晶体管的源极端之间连接的电压发生器，以及在该第一功率晶体管的栅极端与该第一晶体管器件的源极端和漏极端中的一者之间连接的电流倍增器。电流倍增器被配置成产生与在第一晶体管器件的源极端和漏极端中的该一者的电流成比例的输出电流。在实施例中，串联连接的晶体管器件另外包括第二晶体管器件，第二晶体管器件的源极端或漏极端中的一者与第一功率晶体管的栅极端连接。本专利技术的实施例的其它方面和优点将从以下具体实施方式中变得显而易见，以下详细描述是结合借助于本专利技术原理的例子而描绘的附图进行的。附图说明图1为D类放大器的示意性框图。图2绘出在图1中所描绘的D类放大器100的功率级的实施例。图3绘出使用外部电容器产生参考电压的D类放大器的典型NMOS-NMOS功率级。图4绘出D类放大器的典型功率级，该D类放大器使用电荷泵限制该功率级的功率晶体管的栅极-源极电压。图5绘出在图2中所描绘的功率级的驱动器电路的实施例。图6绘出在图5中所描绘的驱动器电路的实施例。在整个说明书中，可以使用类似的附图标记来识别类似的元件。具体实施方式容易理解的是，如本文中大体描述且在附图中示出的实施例的组成部分能够以各种各样不同的配置来布置和设计。因此，以下如附图所表示的各种实施例的详细描述并非旨在限制本公开的范围，而仅仅是表示各种实施例。虽然在附图中呈现了实施例的各个方面，但是除非特别地指示，否则附图未必按比例绘制。所描述的实施例应视为在所有方面均仅为说明性而非限制性的。因此，本专利技术的范围由所附权利要求书而不是由此具体实施方式来指示。在权利要求书等效物的含义和范围内的所有变化均被涵盖在权利要求书的范围内。本说明书通篇凡提到特征、优点或类似语言并不暗示可以通过本专利技术实现的所有特征和优点应该在或在任何单一实施例中。相反，提到该特征和优点的语言应理解成结合实施例所描述的具体特征、优点或特性包含在至少一个实施例中。因此，在本说明书通篇中对特征和优点的论述以及类似语言可以但不必参考同一实施例。此外，本专利技术的所描述的特征、优点和特性可以任何合适方式在一或多个实施例中组合。相关领域的技术人员应认识到，鉴于本文的描述，本专利技术可以在没有特定实施例的具体特征或优点中的一或多个具体特征或优点的情况下实践。在其它情况下，在某些实施例中可以认识到可能不存在于本专利技术的所有实施例中的另外的特征和优点。贯穿本说明书对“一个实施例”、“实施例”或类似语言的提及意味着结合指定实施例所描述的特定特征、结构或特性包含于至少一个实施例中。因此，贯穿本说明书的短语“在一个实施例中”、“在实施例中”和类似语言可以但不必全部参考同一实施例。图1为D类放大器100的示意性框图。本文档来自技高网...

【技术保护点】
一种用于D类放大器的功率级的驱动器电路，其特征在于，所述驱动器电路包括：串联连接的晶体管器件，其与所述D类放大器的所述功率级的功率晶体管的栅极端连接；电压发生器，其连接在所述串联连接的晶体管器件中的第一晶体管器件的栅极端和所述功率晶体管的源极端之间；以及电流倍增器，其连接在所述功率晶体管的所述栅极端与所述第一晶体管器件的源极端和漏极端中的一者之间，其中，所述电流倍增器被配置成产生与在所述第一晶体管器件的所述源极端和所述漏极端中的一者的电流成比例的输出电流。

【技术特征摘要】
2015.08.31 US 14/840,3031.一种用于D类放大器的功率级的驱动器电路，其特征在于，所述驱动器电路包括：串联连接的晶体管器件，其与所述D类放大器的所述功率级的功率晶体管的栅极端连接；电压发生器，其连接在所述串联连接的晶体管器件中的第一晶体管器件的栅极端和所述功率晶体管的源极端之间；以及电流倍增器，其连接在所述功率晶体管的所述栅极端与所述第一晶体管器件的源极端和漏极端中的一者之间，其中，所述电流倍增器被配置成产生与在所述第一晶体管器件的所述源极端和所述漏极端中的一者的电流成比例的输出电流。2.根据权利要求1所述的驱动器电路，其特征在于，在所述电流倍增器的所述输出电流与在所述第一晶体管器件的所述源极端和所述漏极端中的一者的所述电流之间的比率为大于1的值。3.根据权利要求1所述的驱动器电路，其特征在于，所述电流倍增器包括多个电流镜。4.根据权利要求1所述的驱动器电路，其特征在于，所述串联连接的晶体管器件另外包括第二晶体管器件，所述第二晶体管器件的源极端或漏极端中的一者与所述功率晶体管的所述栅极端连接。5.根据权利要求4所述的驱动器电路，其特征在于，所述串联连接的晶体管器件另外包括第三晶体管器件，其连接在所述功率晶体管的所述栅极端和所述功率晶体管的所述源极端之间。6.根据权利要求5所述的驱动器电路，其特征在于，所述第二晶体管器件的栅极端和所述第三晶体管器件的栅极端彼此连接。7.根据权利要求5所述的驱动器电路，其特征在于，所述第二晶体管器件和所述第三晶体管器件为不同类型的晶体管。8.根据权利要求5所述的驱动器电路，其特征在于，另外包括第一电流源，所述第一电流源连接至所述电流倍增器并连接至所述第一晶体管器件的所述源极端和所述漏极端中的一者。9.根据权利要求8所述的驱动器电路，其特征在于，另外包括第二电流源和第四晶体管器件，所述第二电流源连接至所述电流倍增器，所述第四晶体管器件的栅极端连接至所述第一晶体管器件的栅极端并连接至所述第二电流源。10.根据权利要求9所述的驱动器电路，其特征在于，另外包括：第五晶体管器件，其串联连接至所述第四晶体管器件；电阻器，其串联连接至所述第五晶体管器件；第六晶体管器件，其连接至所述第五晶体管器件的栅极端并连接至所述功率晶体管的所述源极端；以及第七晶体管器件，其连接至所述电阻器器件并连接至所述功率晶体管的所述源极端。11.根据权利要求1所述的驱动器电路，其特征在于，所述功率晶体管为NMOS晶体管，并且其中，所述功率晶体管的所述源极端为所述NMOS晶体管的源极端。12.根据权利要求1所述的驱动器电路，其特征在于，所述第一晶体管器件为NM...

【专利技术属性】
技术研发人员：格特恩·范霍兰，帕特里克·约翰·泽兰，雅克布斯·霍弗特·斯尼普，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰;NL