半导体集成电路及具备半导体集成电路的设备探测系统技术方案

提供一种半导体集成电路，虽然始终探测设备的连接的有无却能够实现低功耗化。半导体集成电路(1)具备：包含探测用焊盘(2a)以及通信用焊盘(2b)的第1焊盘；和多个IO单元(3)，具有接受探测用焊盘以及通信用焊盘的电压的高耐压设备(3a)、以及输出该电压被降压后的电压的低耐压设备(3b)。还具备：主电路(4)，其基于从与探测用焊盘连接的IO单元输出的电压来探测设备(5)的连接，并能够与设备进行数据通信；和副电路(6)，其与连接于探测用焊盘的IO单元所包含的高耐压设备连接，基于探测用焊盘的电压来探测设备的连接。

【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及半导体集成电路，尤其涉及降低功耗的技术。
技术介绍
以往，在连接了个人电脑等和设备的系统中，已知一种在它们之间进行数据通信的技术。在专利文献1中公开了如下技术：在连接了个人电脑和CD-ROM(CompactDiscReadOnlyMemory)驱动器的情况下，能够在它们之间进行数据通信等，另一方面，在从个人电脑取下了CD-ROM驱动器的情况下，对CD-ROM驱动器的电源进行断开控制。一般来说，在系统中，以更长时间的利用为目的，很多时候期望低功耗化，因此有时停止向搭载于系统的多个功能模块中不需要工作的功能模块的电源供给等，来实现低功耗化。例如，在未连接设备的情况下，不需要用于与设备进行数据通信的功能模块的工作，因此通过阻断向该功能模块的电源供给能够降低功耗。然而，在这种系统中，为了在连接了设备的情况下开始与设备的数据通信，需要设置探测设备的连接的功能，并使该功能始终有效。在与设备进行数据通信的系统中，作为各种功能模块的半导体集成电路很多时候为了动作的高速化而使用以低电压来驱动的低耐压晶体管。另一方面，进行与外部的通信的部分，出于与现有系统、接口标准的匹配性，使用以高电压来驱动的高耐压晶体管。因此，施加于与设备连接的焊盘(pad)的电压，通过与该焊盘连接的IO单元被降压后提供给各种功能模块。然后，在各种功能模块的处理后，通过IO单元被升压，并从焊盘输出。即，构成数据通信功能、设备探测功能的半导体集成电路使用低耐压晶体管。在先技术文献专利文献专利文献1：JP特开平11-313440号公报
技术实现思路
但是，由于低耐压晶体管的漏电流比较多，因此使使用了低耐压晶体管的设备探测功能始终工作会导致半导体集成电路的功耗的增大，结果是系统整体的低功耗化会受到阻碍。鉴于这样的问题点，本公开的课题在于，提供一种虽然始终探测设备的连接的有无却能够实现低功耗化的半导体集成电路。为了解决上述课题，本公开采取了如下解决手段。即，探测设备的连接的有无并能够与设备进行数据通信的半导体集成电路具备：第1焊盘，其包含用于探测半导体集成电路与设备的连接的有无的探测用焊盘、以及用于与设备进行数据通信的通信用焊盘。还具备：多个第1IO单元，具有与探测用焊盘以及通信用焊盘分别连接并且接受焊盘的电压的高耐压设备、以及输出高耐压设备所接受的电压被降压后的电压的低耐压设备；主电路，其与各第1IO单元的低耐压设备连接，基于从与探测用焊盘连接的IO单元输出的电压来探测设备的连接的有无，并且在探测结果表示连接了设备的情况下，能够经由与通信用焊盘连接的第1IO单元与设备进行数据通信；和副电路，其与连接于探测用焊盘的第1IO单元所包含的高耐压设备中的任一个连接，并基于探测用焊盘的电压来探测设备的连接的有无。由此，主电路经由IO单元与探测用焊盘以及通信用焊盘分别连接，能够探测设备的连接的有无，在连接了设备的情况下，能够经由与通信用焊盘连接的IO单元进行数据通信。此外，探测用焊盘以及通信用焊盘的电压由IO单元降压后被供给至主电路。因此，主电路可以使用能够以比探测用焊盘以及通信用焊盘的电压低的电压来执行动作的低耐压晶体管。由于低耐压晶体管的动作比高耐压晶体管高速，因此例如能够实现与设备的数据通信所涉及的处理的高速化。此外，主电路能够基于由IO单元降压后的电压来探测设备。另一方面，对副电路供给与探测用焊盘的电压同电位的电压。因此，副电路可以使用能够以探测用焊盘的电压来执行动作的高耐压晶体管。此外，副电路能够基于探测用焊盘的电压来探测设备的连接。例如，在能够进行与设备的数据通信的半导体集成电路中，在未连接设备的情况下，不需要使数据通信的功能有效，因此通过将该功能停止能够实现低功耗化。然而，为连接设备并与该设备进行数据通信时做准备，希望使探测设备的连接的功能始终有效。以往，具有设备的探测功能的电路使用低耐压晶体管，因此若该探测功能始终有效，则由于低耐压晶体管的漏电流特性，从而功耗增大。相对于此，在本公开所涉及的半导体集成电路中，能够由使用了不同的耐压的晶体管的主电路以及副电路来分别探测设备的连接。例如，在需要主电路的工作的情况下，能够通过主电路来探测设备的连接，另一方面，在不需要主电路的工作的情况下，能够通过副电路来探测设备的连接。由此，能够始终探测设备的连接。此外，一般来说，高耐压晶体管的漏电流比低耐压晶体管少。因此，若停止向使用了低耐压晶体管的主电路的电源供给，并使使用了高耐压晶体管的副电路的设备的探测功能有效，则主电路的功耗较少即可，并且能够抑制副电路中的漏电流，因此能够实现有效的低功耗化。另外，也可以在副电路探测到设备的连接的情况下，开始向主电路的电源供给。此外，副电路只要具有设备的探测功能即可，因此副电路不需要用于与设备进行数据通信的时钟。即，副电路不需要对时钟进行处理的功能模块等，因此能够以比较简单的电路来构成副电路，并且能够实现更低功耗化。此外，在具备上述半导体集成电路的设备探测系统中，半导体集成电路具备：第2IO单元，其具有接受表示主电路的探测结果的信号的低耐压设备、以及输出低耐压设备所接受的电压被升压后的电压的高耐压设备；和第2焊盘，其能够将从第2IO单元的高耐压设备输出的电压输出到半导体集成电路的外部。进而作为副电路的探测结果的输出，与连接于第2焊盘的第2IO单元所包含的高耐压设备中的任一个连接。设备探测系统具备控制电路，该控制电路在来自第2焊盘的信号表示连接了设备的情况下，对供给至主电路的电源进行接通控制。由此，例如，在半导体集成电路未连接设备，且未对主电路供给电源的情况下，若副电路探测到设备的连接，则能够通过控制电路，对主电路供给电源。即，能够通过在半导体集成电路连接设备，从而主电路自动地开始工作。此外，通过使用能够实现低功耗化的半导体集成电路，能够降低设备探测系统的功耗。根据本公开，能够提供虽然始终探测设备的连接的有无却能够实现低功耗化的半导体集成电路。附图说明图1是第1实施方式所涉及的半导体集成电路的构成图。图2是表示IO单元的具体例的构成图。图3是第2实施方式所涉及的设备探测系统的构成图。图4是第2实施方式的变形例所涉及的设备探测系统的构成图。图5是表示副电路的具体例的构成图。图6是表示状态探测电路的具体例的构成图。图7是表示副电路的具体例的另外的构成图。图8是表示副电路的具体例的另外的构成图。图9是表示副电路的具体例的另外的构成图。图1本文档来自技高网...

【技术保护点】
一种半导体集成电路，其对设备的连接的有无进行探测，并能够与该设备进行数据通信，所述半导体集成电路具备：第1焊盘，其包含用于探测该半导体集成电路与所述设备的连接的有无的探测用焊盘、以及用于与所述设备进行数据通信的通信用焊盘；多个第1IO单元，具有与所述探测用焊盘以及所述通信用焊盘分别连接并接受该焊盘的电压的高耐压设备、以及输出所述高耐压设备所接受的电压被降压后的电压的低耐压设备；主电路，其与各所述第1IO单元的所述低耐压设备连接，基于从与所述探测用焊盘连接的所述IO单元输出的电压来探测所述设备的连接的有无，在该探测结果表示连接了所述设备的情况下，能够经由与所述通信用焊盘连接的所述第1IO单元与所述设备进行数据通信；和副电路，其与连接于所述探测用焊盘的第1IO单元所包含的高耐压设备中的任一个连接，并基于所述探测用焊盘的电压来探测所述设备的连接的有无。

【技术特征摘要】
【国外来华专利技术】2013.09.13 JP 2013-1909141.一种半导体集成电路，其对设备的连接的有无进行探测，并能够与该设备进行数据
通信，
所述半导体集成电路具备：
第1焊盘，其包含用于探测该半导体集成电路与所述设备的连接的有无的探测用焊盘、
以及用于与所述设备进行数据通信的通信用焊盘；
多个第1IO单元，具有与所述探测用焊盘以及所述通信用焊盘分别连接并接受该焊盘
的电压的高耐压设备、以及输出所述高耐压设备所接受的电压被降压后的电压的低耐压设
备；
主电路，其与各所述第1IO单元的所述低耐压设备连接，基于从与所述探测用焊盘连接
的所述IO单元输出的电压来探测所述设备的连接的有无，在该探测结果表示连接了所述设
备的情况下，能够经由与所述通信用焊盘连接的所述第1IO单元与所述设备进行数据通信；
和
副电路，其与连接于所述探测用焊盘的第1IO单元所包含的高耐压设备中的任一个连
接，并基于所述探测用焊盘的电压来探测所述设备的连接的有无。
2.根据权利要求1所述的半导体集成电路，其特征在于，
所述多个第1IO单元中的至少1个具有对所述高耐压设备所接受的电压进行降压的电
平移动电路。
3.根据权利要求1所述的半导体集成电路，其特征在于，
所述副电路具备：
锁存电路，其在所述主电路为电源接通状态的情况下，对所述探测用焊盘的电压进行
锁存，另一方面，在为电源断开状态的情况下，对该锁存的值进行保持；
输出电路，其在所述主电路为所述电源断开状态的情况下，基于所述探测用焊盘的电
压以及所述锁存电路所保持的值来判定所述设备的连接的有无，当该判定结果表示连接了
所述设备时，使输出有效，另一方面，在所述主电路为所述电源接通状态的情况下，使该输
出无效；和
状态探测电路，其接受表示所述主电路是所述电源接通状态还是所述电源断开状态的
状态信号，并将该状态信号所示的值输出到所述锁存电路和所述输出电路。
4.根据权利要求3所述的半导体集成电路，其特征在于，
所述副电路具备对所述输出电路的输出进行存储的存储电路。
5.根据权利要求3或4所述的半导体集成电路，其特征在于，
所述副电路具备能够设定用于使所述输出电路的输出无效的值的第1设定电路，
所述输出电路构成为按照所述第1设定电路的设定值，使自身的输出无效。
6.根据权利要求5所述的半导体集成电路，其特征在于，
所述主电路具备第2设定电路，该第2设定电路在所述电源接通状态的情况下，在接受
了应设定在所述第1设定电路的值时，将该值设定于自身，并且输出到所述第1设定电路。
7.根据权利要求3所述的半导体集成电路，其特征在于，
所述副电路具备对从所述探测用焊盘输入到所述锁存电路的电压进行滤波的滤波器
电路。
8.根据权利要求3所述的半导体集成电路，其特征在于，
具备ESD保护电路，该ESD保护电路连接于从所述探测用焊盘到所述第1IO...

【专利技术属性】
技术研发人员：松冈大辅，吉本哲朗，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本;JP