导线框架条制造技术

本实用新型专利技术是关于导线框架条。本实用新型专利技术的一实施例提供一用于扁平无引脚封装的导线框架条，其上设置呈阵列排布的若干导线框单元。该若干导线框单元中的每一者包含：芯片座、延伸于该芯片座的四侧的若干引脚，以及连接该引脚的若干引脚连接部。该芯片座具有经配置以承载芯片的上表面及与该上表面相对的下表面。其中，该若干导线框单元中相邻两者的引脚连接部之间具有镂空部。本实用新型专利技术实施例所提供的导线框架条可有效避免引脚间的桥接现象。

【技术实现步骤摘要】

本技术是关于半导体封装领域技术，特别是关于半导体封装领域中导线框架(leadframe)条。
技术介绍
随着电子技术和半导体封装技术的发展，市场一直期待电子产品尺寸越来越小。愈小的尺寸意味着集成电路的引脚间间距也愈小才能满足需求。然而由于铜的良好延展性,在制造导线框架条时其会随着切割方向延伸出铜刺。目前已发现对于引脚间距小于等于0.5mm的无引脚封装，如方形扁平无引脚封装(QFN，QuadFlatNo-leadPackage)产品会存在从一只引脚上生出的铜刺延伸到另外一只引脚上，即桥接的情况。桥接的引脚会使后期的封装产品存在短路的风险，因而无法满足封装的质量要求。综上，现有的导线框架条需进一步改进才能满足市场对小尺寸半导体封装产品的需求。
技术实现思路
本技术的目的之一在于提供一种导线框架条，其可有效避免引脚间的桥接现象，从而提高引脚间距进一步缩小的空间。根据本技术的一实施例，一用于扁平无引脚封装的导线框架条上设置呈阵列排布的若干导线框单元；该若干导线框单元中的每一者包含：芯片座、延伸于该芯片座的四侧的若干引脚，以及连接该引脚的若干引脚连接部。该芯片座具有经配置以承载芯片的上表面及与该上表面相对的下表面。该若干导线框单元中相邻两者的引脚连接部之间具有镂空部。在本技术的一实施例中，该若干引脚连接部进一步连接于相邻两导线框单元的相应侧引脚间。在本技术的另一实施例中，该若干引脚连接部连接于该若干引脚及<br>该芯片座之间。该若干导线框单元中相邻两者的相应侧引脚是与对方芯片座连接。该若干导线框单元中相邻两者的相应侧引脚连接部是交错排列的。该若干导线框单元中相邻两者的相应侧引脚亦是交错排列的。该若干导线框单元中一导线框单元的一侧引脚较其相邻导线框单元中相应侧引脚远离该导线框单元的芯片座。在本技术的又一实施例中，该若干导线框单元中每一者的每一侧引脚间距小于或等于0.5mm。该若干引脚中每一者的上表面至少局部是半蚀刻的。该若干导线框单元中每一者具有塑封区域，该若干导线框单元中相邻两者的塑封区域彼此偏移一距离。本技术实施例提供的导线框架条，通过镂空甚至直接省略相邻导线框单元间相应侧引脚的连接条，以期减少残铜量从而有效避免相邻引脚间的“桥接”现象，进而提高产品良率。附图说明图1所示是根据本技术一实施例的导线框架条的平面示意图图2所示是图1中一导线框单元的局部俯视示意图图3所示是图2中两相邻导线框单元间对应侧的引脚及其连接部的局部示意图图4是根据本技术另一实施例的导线框架条的局部仰视示意图图5是对图4中导线框架条进行切割而分离不同导线框单元的仰视示意图具体实施方式为更好的理解本技术的精神，以下结合本技术的部分优选实施例对其作进一步说明。图1所示是根据本技术一实施例的导线框架条10的平面示意图。图2所示是图1中一导线框单元20的局部俯视示意图。如图1所示，对于部分类型的半导体封装体，如包括QFN在内的扁平无外引脚类型的封装体，其使用的导线框架条10包含若干排成阵列的若干导线框单元20。进一步的，根据图2，每一导线框单元20包含：芯片座22以及延伸于该芯片座22四侧的若干引脚24，其中每一侧引脚间距小于或等于0.5mm。当然在其它实施例中，引脚24间间距也可大于0.5mm。芯片座22具有经配置以承载芯片12的上表面220及与该上表面220相对的下表面222(参见图3)。该若干导线框单元20中相邻两者的相应侧引脚24由引脚连接部26连接，该引脚连接部26局部镂空。该镂空部28可通过蚀刻工艺实现。图3所示是图2中两相邻导线框单元20间对应侧的引脚24及其连接部26的局部示意图，其中划线部分表示该部分经半蚀刻处理。为更清楚的进行说明，对不同导线框单元20的引脚24与引脚连接部26作了区分标识。其中一侧的引脚24及引脚连接部26属于一导线框单元20，分别标识为241a-241e、261a-261e；而另一侧的引脚24及引脚连接部26属于另一导线框单元20，分别标识为242a-242e、262a-262e。具体的，在本实施例中，每一对相应引脚241a与242a、241b与242b、241c与242c、241d与242d、241e与242e的引脚连接部261a与262a、261b与262b、261c与262c、261d与262d、261e与262e延伸结合在一起，然相互之间具有镂空部28。镂空部28可减少引脚24间的残铜量，从而尽可能避免在切割导线框架条10时造成的铜刺，进而使得本技术的导线框架条10可适用于引脚间距小于或等于0.5mm的封装要求，实现封装体的进一步小型化。当然，在其它实施例中镂空部28可设置于其它部位而非图示的正中，如偏向其中某一侧的导线框单元20，不一而足。例如，在另一实施例中，相邻两对相应引脚24的引脚连接部26的结合部分具有镂空部28，如引脚对241a、242a与引脚对241b与242b之间的引脚连接部26结合部分、引脚对241b、242b与引脚对241c与242c之间的引脚连接部26结合部分、引脚对241c、242c与引脚对241d与242d之间的引脚连接部26结合部分、引脚对241d、242d与引脚对241e与242e之间的引脚连接部26部分。在根据本技术的一实施例中，为更多的减少残铜量，还可在每一引脚24的上表面220上至少作局部半蚀刻。而根据本技术的一些实施例，镂空部28的设计甚至使得相邻两对相应引脚26的引脚连接部26间没有结合部分。图4是根据本技术另一实施例的导线框架条40的局部仰视示意图，而图5是对图4中导线框架条40进行切割而分离不同导线框单元50的仰视示意图，其中划线部分表示该部分经半蚀刻处理。结合图4、5，类似的，该导线框架条40包含排成阵列的若干导线框单元50，适用于包括QFN在内的扁平无外引脚类型的封装体。每一导线框单元50包含：芯片座52以及延伸于该芯片座52四侧的若干引脚54，其中每一侧引脚间距可设置为小于或等于0.5mm。芯片座52具有经配置以承载芯片(未示出)的上表面(未示出)及与该上表面相对的下表面522。该若干导线框单元50中相邻两者的相应侧引脚54是藉由引脚连接部56与对方芯片座52连接，该引脚连接部56自对方芯片座52延伸而出。该若干导线框单元50中相邻两者的相应侧引脚54之间具有镂空部58且交错排列，从而可省略掉不同导线框单元50的引脚54间的连接部本文档来自技高网...

【技术保护点】
一种用于扁平无引脚封装的导线框架条，其上设置呈阵列排布的若干导线框单元；所述若干导线框单元中的每一者包含：芯片座，具有经配置以承载芯片的上表面及与所述上表面相对的下表面；以及若干引脚，延伸于所述芯片座的四侧；若干引脚连接部,连接所述引脚；其特征在于，所述若干导线框单元中相邻两者的引脚连接部之间具有镂空部。

【技术特征摘要】
1.一种用于扁平无引脚封装的导线框架条，其上设置呈阵列排布的若干导线框单
元；所述若干导线框单元中的每一者包含：
芯片座，具有经配置以承载芯片的上表面及与所述上表面相对的下表面；以及
若干引脚，延伸于所述芯片座的四侧；
若干引脚连接部,连接所述引脚；
其特征在于，所述若干导线框单元中相邻两者的引脚连接部之间具有镂空部。
2.如权利要求1所述的导线框架条，其特征在于所述若干引脚连接部进一步连接
于相邻两导线框单元的相应侧引脚间。
3.如权利要求1所述的导线框架条，其特征在于所述若干引脚连接部连接于所述
若干引脚及所述芯片座之间。
4.如权利要求3所述的导线框架条，其特征在于所述若干导线框单元中相邻两者
的相应侧引脚是与对方芯片座连接。
5.如权利要求1所述的导线框架条，其特...

【专利技术属性】
技术研发人员：穆新，
申请(专利权)人：日月光封装测试上海有限公司，
类型：新型
国别省市：上海;31