信号传输电路及通信设备制造技术

本发明专利技术公开一种信号传输电路及通信设备，其中该信号传输电路包括第一FPGA单元、第二FPGA单元、第一CPU单元、第二CPU单元；第一FPGA单元包括第一差分端口；第二FPGA单元包括第二差分端口；第一差分端口与第二差分端口电连接；第一FPGA单元及第二FPGA单元分别将第一差分端口和第二差分端口配置为单端端口；第一FPGA单元，获取第一CPU单元的在位状态信息，并将在位状态信息传输给第二FPGA单元，然后再传输至第二CPU单元，完成在位状态检测。本发明专利技术技术方案通过差分电路传输单端信号，拓展了信号传输通道数量。

【技术实现步骤摘要】

本专利技术涉及通信
，特别涉及一种信号传输电路及通信设备。
技术介绍
在当前的基于FPGA(Field－ProgrammableGateArray，现场可编程门阵列)的信号传输电路中，差分信号和单端信号分别需要差分电路和单端电路来进行传输，两者并不能够互相混用。电路一旦定型，就只能按照规定的要求进行信号的传输。参照图1，图1为现有的差分传输线路示意图，这样在一些端口资源比较紧张且只需要传输简单的单端信号的应用场景下，就只能够重新规划修改电路，十分不便。
技术实现思路
本专利技术的主要目的是提供一种信号传输电路，旨在通过差分电路传输单端信号，拓展信号传输通道数量。为实现上述目的，本专利技术提出了一种信号传输电路，该信号传输电路包括第一FPGA单元、第二FPGA单元、第一CPU单元、第二CPU单元；所述第一FPGA单元包括第一差分端口；所述第二FPGA单元包括第二差分端口；所述第一差分端口与所述第二差分端口电连接；所述第一FPGA单元将第一差分端口配置为单端端口；所述第二FPGA单元将第二差分端口配置为单端端口；所述第一FPGA单元，获取第一CPU单元的在位状态信息，并将所述在位状态信息传输给所述第二FPGA单元，然后再传输至所述第二CPU单元；在所述第二CPU单元检测到第一CPU单元在位时，所述第二CPU单元待机；在所述第二CPU单元检测到第一CPU单元不在位时，所述第二CPU单元工作。优选地，所述包括第一差分端口包括第一端子及第二端子；所述第二差分端口包括第三端子及第四端子；所述第一端子与所述第三端子电连接，所述第二端子与所述第四端子电连接；其中，所述第一FPGA单元通过第一端子或第二端子将在位状态信息传输给所述第二FPGA单元。优选地，所述第一FPGA单元包括第一CPU配置模块、状态波形生成模块、及第一差分模块；所述第一CPU配置模块的输入端与所述第一CPU单元的输出端连接，所述第一CPU配置模块的输出端与所述及状态波形生成模块的输入端连接，所述状态波形生成模块与所述第一差分模块的输入端连接；所述第一差分模块的第一输出端与所述第一端子连接，所述第一差分模块的第二输出端与所述第二端子连接。优选地，所述第二FPGA单元包括第二CPU配置模块、状态检测模块、及第二差分模块；所述第二CPU配置模块的输出端与所述第二CPU单元的输入端连接，所述第二CPU配置模块的输入端与所述状态检测模块的输出端连接，所述状态检测模块的输入端与所述第二差分模块的输出端连接；所述第二差分模块的第一输入端与所述第三端子连接，所述第二差分模块的第二输入端与所述第四端子连接。优选地，所述第一端子与所述第三端子之间连接有第一电容，所述第二端子与所述第四端子之间连接有第二电容。优选地，所述第一FPGA单元还包括第一电阻及电源；在所述第一FPGA单元通过第一端子传输在位状态信息时，所述第一FPGA单元对第一电阻进行配置，所述第一电阻的第一端与所述第一端子连接，所述第一电阻的第二端与所述电源连接；在所述第一FPGA单元通过第二端子传输在位状态信息时，所述第一FPGA单元对第一电阻进行配置，所述第一电阻的第一端与所述第二端子连接，所述第一电阻的第二端与所述电源连接。优选地，所述第一FPGA单元，获取第一CPU单元的在位状态信息，将所述在位状态信息转换成预设频率、预设占空比的脉冲信号并传输给所述第二FPGA单元，然后再传输至所述第二CPU单元。优选地，所述脉冲信号的频率为1KHZ。优选地，所述脉冲信号的占空比为1:7。本专利技术还提出一种通信设备，所述通信设备包括如上所述的信号传输电路，该信号传输电路包括第一FPGA单元、第二FPGA单元、第一CPU单元、第二CPU单元；所述第一FPGA单元包括第一差分端口；所述第二FPGA单元包括第二差分端口；所述第一差分端口与所述第二差分端口电连接；所述第一FPGA单元将第一差分端口配置为单端端口；所述第二FPGA单元将第二差分端口配置为单端端口；所述第一FPGA单元，获取第一CPU单元在位状态信息，并将所述在位状态信息转换成脉冲信号传输给所述第二FPGA单元，然后再传输至所述第二CPU单元；在所述第二CPU单元检测到第一CPU单元在位时，所述第二CPU单元待机；在所述第二CPU单元检测到第一CPU单元不在位时，所述第二CPU单元工作。本专利技术技术方案通过设置第一FPGA单元、第二FPGA单元、第一CPU单元、及第二CPU单元，形成了一种信号传输电路。通过第一FPGA单元将第一差分端口配置为单端端口，通过第二FPGA单元将第二差分端口配置为单端端口，从而将一路差分电路扩展成两路单端电路，实现了采样差分电路传输单端信号，并拓展了信号通道的数量，提高了信号传输电路通用性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。图1为现有的差分信号传输电路的结构示意图；图2为本专利技术信号传输电路一实施例的功能模块图；图3为本专利技术信号传输电路采用第一端子传输信号的一实施例的结构示意图；图4为本专利技术信号传输电路采用第二端子传输信号的一实施例的结构示意图。附图标号说明：标号名称标号名称100第一FPGA单元230第二差分模块110第一CPU配置模块300第一CPU单元120状态波形生成模块400第二CPU单元130第一差分模块R1第一电阻200第二FPGA单元C1第一电容210第二CPU配置模块C2第二电容220状态检测模块VCC电源本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明，本专利技术实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。另外，在本专利技术中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本专利技术要求的保护范围之内。本专利技术提出一种信号传输电路。参照图2，在本专利技术实施例中，该信号传输电路包括第一FPGA单元100、第二FPGA单元200、第一CPU单元300、第二CPU单元400；所述第一FPGA单元100包括第一差分端口；所述第二FPGA单元200包括第二差分端口；所述第一差分端口与所述第二差分端口电连接。所述第一FPGA单元100将第一差分端口配置为单端端本文档来自技高网...

【技术保护点】
一种信号传输电路，其特征在于，该信号传输电路包括第一FPGA单元、第二FPGA单元、第一CPU单元、第二CPU单元；所述第一FPGA单元包括第一差分端口；所述第二FPGA单元包括第二差分端口；所述第一差分端口与所述第二差分端口电连接；所述第一FPGA单元将第一差分端口配置为单端端口；所述第二FPGA单元将第二差分端口配置为单端端口；所述第一FPGA单元，获取第一CPU单元在位状态信息，并将所述在位状态信息传输给所述第二FPGA单元，然后再传输至所述第二CPU单元；在所述第二CPU单元检测到第一CPU单元在位时，所述第二CPU单元待机；在所述第二CPU单元检测到第一CPU单元不在位时，所述第二CPU单元工作。

【技术特征摘要】
1.一种信号传输电路，其特征在于，该信号传输电路包括第一FPGA单元、第二FPGA单元、第一CPU单元、第二CPU单元；所述第一FPGA单元包括第一差分端口；所述第二FPGA单元包括第二差分端口；所述第一差分端口与所述第二差分端口电连接；所述第一FPGA单元将第一差分端口配置为单端端口；所述第二FPGA单元将第二差分端口配置为单端端口；所述第一FPGA单元，获取第一CPU单元在位状态信息，并将所述在位状态信息传输给所述第二FPGA单元，然后再传输至所述第二CPU单元；在所述第二CPU单元检测到第一CPU单元在位时，所述第二CPU单元待机；在所述第二CPU单元检测到第一CPU单元不在位时，所述第二CPU单元工作。2.如权利要求1所述的信号传输电路，其特征在于，所述第一差分端口包括第一端子及第二端子；所述第二差分端口包括第三端子及第四端子；所述第一端子与所述第三端子电连接，所述第二端子与所述第四端子电连接；其中，所述第一FPGA单元通过第一端子或第二端子将在位状态信息传输给所述第二FPGA单元。3.如权利要求2所述的信号传输电路，其特征在于，所述第一FPGA单元包括第一CPU配置模块、状态波形生成模块、及第一差分模块；所述CPU配置模块的输入端与所述第一CPU单元的输出端连接，所述第一CPU配置模块的输出端与所述状态波形生成模块的输入端连接，所述状态波形生成模块与所述第一差分模块的输入端连接；所述第一差分模块的第一输出端与所述第一端子连接，所述第一差分模块的第二输出端与所述第二端子连接。4.如权利要求2所述的信号传输电路，其特征在于，所述第二FPGA单元包括第...

【专利技术属性】
技术研发人员：杨磊，
申请(专利权)人：邦彦技术股份有限公司，
类型：发明
国别省市：广东;44