一种改善Phase平面干扰周围敏感信号的设计方法技术

本发明专利技术公开了一种改善Phase平面干扰周围敏感信号的设计方法，所述方法通过调整Phase平面在叠层中各层面的布局分布，增大Phase平面与其相邻参考GND网络层之间的间隔厚度，以此增大两平面之间的绝缘阻抗值，从而抑制Phase平面上PWM周期信号对相邻层串扰噪声的影响。本发明专利技术降低了Phase平面对GND平面的噪声干扰，有效提升信号的传输质量及系统运行的稳定性。提高设计质量，改善产品的性能。

【技术实现步骤摘要】

本专利技术涉及PCB板互连设计
，具体涉及一种改善Phase平面干扰周围敏感信号的设计方法，主要应用于PCB板电源布线优化设计中，通过调整Phase平面在叠层中各层面的布局分布，增大Phase平面(相平面)与其相邻参考GND网络层之间的间隔厚度，以此增大两平面之间的绝缘阻抗值来抑制GND平面上的噪声幅度，从而降低对Phase平面周围敏感信号的噪声干扰，提升信号传输质量及产品运行的稳定性。
技术介绍
在Server产品设计时，为提高电源的输出效率，降低产品使用耗电量，通常产品电源设计方案会采用PWM（脉冲宽度调制是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术）Switch开关电路形式。此种电源设计方案，会在Phase平面上存在电压高低连续变化的周期脉冲，此脉冲信号会引起相邻参考层GND平面上存在较大的噪声能量。当主板结构设计密度较高，由于结构限制布局（placement）要求，其Switch开关电路phase平面周围可能会存在一些敏感信号网络，如高速信号线，Vref参考电压(VoltageReference)参考电压网络等，因这些敏感信号距离phase平面距离较近些，因Phase平面正下方相邻层GND平面上产生的干扰噪声能量幅度较大，会通过附近的耦合电容或空间电磁耦合对这些敏感信号产生串扰影响。因而，影响到敏感信号的传输质量及产品系统长期运行的稳定性。如图1所示，Phase平面上的电压高低周期变化脉冲将会对相邻层GND平面产生干扰噪声，其GND平面上的噪声将会向四周平面外传输，途中会经C64耦合电容对敏感Vref信号网络产生干扰，因此Vref网络是准电位信号，它的电压不稳定会影响到系统运行的稳定性，即因此Vref网络电压突变，影响主机死机或掉电现象发生。
技术实现思路
本专利技术要解决的技术问题是：本专利技术针对以上问题，提供一种改善Phase平面干扰周围敏感信号的设计方法。本专利技术所采用的技术方案为：一种改善Phase平面干扰周围敏感信号的设计方法，所述方法通过调整Phase平面在叠层中各层面的布局分布，增大Phase平面与其相邻参考GND网络层之间的间隔厚度，以此增大两平面之间的绝缘阻抗值，从而有效抑制Phase平面上PWM周期信号对相邻层串扰噪声的影响。因GND平面上干扰噪声能量幅值大幅降低，会有效降低Phase平面上PWM周期电压脉冲对周围敏感信号的串扰干扰，有效提升信号传输质量及产品运行的稳定性。所述方法通过调整Phase平面在叠层中的各层上布局，GND平面与PWM平面间由临层放置调整为隔两层放置，增加Phase平面与GND平面之间的垂直耦合间距，以此增大两平面间的绝缘阻抗。从而阻止Phase平面上的电源噪声通过空间耦合到GND平面上，并以此为传输路径去干扰Phase平面周围的其他敏感信号网络初始设计，GND平面与PWM平面临层放置，电源与GND平面间阻抗低；改进后，GND平面与PWM平面间隔两层放置，电源与GND平面间阻抗高。调整后Phase平面所在PCB叠层分布如下：Layer-1_TOP:VTT_PhaseLayer-2_GND1:VTT_PhaseLayer-3_VCC:emptyLayer-4_INT:emptyLayer-5_GND:GNDLayer-6_BOT:empty。本专利技术的有益效果为：本专利技术通过调整Phase层面在叠层中的布局，增大Phase层面和相邻参考层GND平面之间的绝缘距离，以此增加两平面间的绝缘阻抗值。从而，降低Phase平面对GND平面的噪声干扰。因GND平面上的噪声能量减弱，其通过电容耦合或空间耦合等方式对Phase平面周围敏感信号的干扰幅度将大幅减少，有效提升信号的传输质量及系统运行的稳定性。提高设计质量，改善产品的性能。附图说明图1为PWM平面噪声传播路径示意图；图2为C64耦合电容存在或移除对Vref信号噪声带来差异图；图3为在耦合电容C64未移除前提下，其通过修改Phase平面在叠层中的分布布局，其在Vref信号网络上的电压噪声仿真数据对比图。具体实施方式下面根据说明书附图，结合具体实施方式对本专利技术进一步说明：实施例1一种改善Phase平面干扰周围敏感信号的设计方法，所述方法通过调整Phase平面在叠层中各层面的布局分布，增大Phase平面与其相邻参考GND网络层之间的间隔厚度，以此增大两平面之间的绝缘阻抗值，从而有效抑制Phase平面上PWM周期信号对相邻层串扰噪声的影响。因GND平面上干扰噪声能量幅值大幅降低，会有效降低Phase平面上PWM周期电压脉冲对周围敏感信号的串扰干扰，有效提升信号传输质量及产品运行的稳定性。如图2所示，通过切断C64耦合电容路径来验证PWM平面上的周期电压脉冲对相邻层GND平面上产生的干扰噪声，仿真模拟C64耦合电容切除前后在Vref信号网络上的电压噪声模拟波形，C64耦合电容存在或移除，将对Vref信号噪声带来明显差异。如图3所示，在耦合电容C64未移除前提下，改进前后Phase平面在叠层设计中的布局分布，通过仿真模拟，其改进Phase叠层后的Vref信号网络干扰噪声波形噪声幅度有明显较大的改善。实施例2在实施例1的基础上，本实施例所述方法通过调整Phase平面在叠层中的各层上布局，GND平面与PWM平面间由临层放置调整为隔两层放置，增加Phase平面与GND平面之间的垂直耦合间距，以此增大两平面间的绝缘阻抗。从而阻止Phase平面上的电源噪声通过空间耦合到GND平面上，并以此为传输路径去干扰Phase平面周围的其他敏感信号网络初始设计，GND平面与PWM平面临层放置，电源与GND平面间阻抗低；改进后，GND平面与PWM平面间隔两层放置，电源与GND平面间阻抗高。实施例3在实施例2的基础上，本实施例Phase平面所在PCB叠层原先分布如下：Layer-1_TOP:VTT_PhaseLayer-2_GND1:GNDLayer-3_VCC:VTT_PhaseLayer-4_INT:VTT_PhaseLayer-5_GND:GNDLayer-6_BOT:VTT_Phase调整后Phase平面所在PCB叠层分布如下：Layer-1_TOP:VTT_PhaseLayer-2_GND1:VTT_PhaseLayer-3_VCC:emptyLayer-4_INT:emptyLayer-5_GND:GNDLayer-6_BOT:empty。实施方式仅用于说明本专利技术，而并非对本专利技术的限制，有关
的普通技术人员，在不脱离本专利技术的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本专利技术的范畴，本专利技术的专利保护范围应由权利要求限定。本文档来自技高网...

【技术保护点】
一种改善Phase平面干扰周围敏感信号的设计方法，其特征在于，所述方法通过调整Phase平面在叠层中各层面的布局分布，增大Phase平面与其相邻参考GND网络层之间的间隔厚度，以此增大两平面之间的绝缘阻抗值，从而抑制Phase平面上PWM周期信号对相邻层串扰噪声的影响。

【技术特征摘要】
1.一种改善Phase平面干扰周围敏感信号的设计方法，其特征在于，所述方法通过调整Phase平面在叠层中各层面的布局分布，增大Phase平面与其相邻参考GND网络层之间的间隔厚度，以此增大两平面之间的绝缘阻抗值，从而抑制Phase平面上PWM周期信号对相邻层串扰噪声的影响。2.根据权利要求1所述的一种改善Phase平面干扰周围敏感信号的设计方法，其特征在于，所述方法通过调整Phase平面在叠层中的各层上布局，GND平面与PWM平面间由临层放...

【专利技术属性】
技术研发人员：武宁，李永翠，
申请(专利权)人：郑州云海信息技术有限公司，
类型：发明
国别省市：河南;41